inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

vivado 꺼짐 현상

1978

eiii.skku

작성한 질문수 1

1

안녕하세요, 맛비님!

다름이 아니라 vivado를 이용하여 led 점등하는 코드를 따라서 입력하고 RTL Schematic을 확인하려고 RTL ANALYSIS의 Schematic을 누르니 로딩이 되다가 vivado창이 닫혀버립니다...

혹시 원인을 알 수 있을까요? Vivado는 버전22.1을 사용 중이고, 관리자 권한 실행도 해본 상태입니다.

임베디드 fpga

답변 1

0

설계독학맛비

안녕하세요 :)

Tool 이슈라서, 원인은 잘 모르겠어요.

Memory 크기의 문제일 수 있고요.

PC 스펙이 어떻게 되실까요?

참고로 강의에서 사용한 PC 는

확인 부탁드려요.

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

7

2

UART0, 1 중 선택

1

61

2

datamoverbram모듈질문

1

66

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

103

2

vitis 설치 관련 질문 있습니다!

1

90

2

FPGA 공식문서 읽는법

1

103

2

보드 추가의 클릭창이 없습니다.

1

76

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

86

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

109

1

Vitis 코드 작성

1

131

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

298

3

[9장 led 점등 시간 제어 불가]

1

84

2

Platform Invalid 오류

1

155

3

WSL 설치 관련 문의드립니다!!

1

103

2

Vivado 툴, 파일 질문드립니다!

1

163

2

9장 LED 점등 안됨

1

114

3

Edit in IP Packager 이후에

1

91

1

Fpga 로직

1

94

2

pmu-fw is not running

1

133

2

Create Project에 대해서 궁금해요

1

93

2

장치관리자 USB 포트

1

105

2

FPGA 7장 AXI_LITE I/F질문

1

93

1

bram mover에서 합성할때

1

82

2

타이밍 위반 질문

1

83

2