inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

Xilinx FPGA 를 처음 공부할 때 봤으면 하는 영상... (부제. 함께 공부해요.)

노트북 사양 관련

719

jwbaek

작성한 질문수 9

1

안녕하세요. 맛비님

노트북에서 vivado 공부를 하고 있는데,

노트북 RAM 용량을 늘리는 것이 '합성'할 때나 vivado의 각종 프로시져를 수행할 때 도움이 될까요?

궁금합니다.

 

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

ram 용량은 얼마나 큰 디자인을 소화할 수 있느냐의 문제라고 생각해요. 아마 현업용 코드가 아닌한 램 16GB 를 넘길 일이... 있을 까 생각합니다.

합성의 속도측면에서는 cpu 가 중요합니다.

결론 : 램 크기은 다다익선, cpu 도 다다익선.

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

0

4

1

UART0, 1 중 선택

1

60

2

datamoverbram모듈질문

1

66

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

103

2

vitis 설치 관련 질문 있습니다!

1

90

2

FPGA 공식문서 읽는법

1

102

2

보드 추가의 클릭창이 없습니다.

1

75

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

85

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

109

1

Vitis 코드 작성

1

131

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

298

3

[9장 led 점등 시간 제어 불가]

1

84

2

Platform Invalid 오류

1

154

3

WSL 설치 관련 문의드립니다!!

1

103

2

Vivado 툴, 파일 질문드립니다!

1

163

2

9장 LED 점등 안됨

1

114

3

Edit in IP Packager 이후에

1

91

1

Fpga 로직

1

94

2

pmu-fw is not running

1

133

2

Create Project에 대해서 궁금해요

1

93

2

장치관리자 USB 포트

1

105

2

FPGA 7장 AXI_LITE I/F질문

1

93

1

bram mover에서 합성할때

1

82

2

타이밍 위반 질문

1

83

2