inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 5장] LED 깜박이기 (PL 영역을 사용해보자 + Clock Frequency 를 이해하고 계신가요?) - 실습편

FPGA 5장 LED깜빡이기 PS 이용 관련 문의드립니다.

565

작성자 없음

작성한 질문수 0

1

안녕하세요. 맛비님

제가 갖고 있는 보드가 ZCU104 밖에 없어서 IP 화면이 조금 다르지만 혹시 질문을 받아 주실 수 있으신가요? 막혀서 진행이 안 되고 있습니다.Diagram.png 1. 우선 bit stream generation 을 진행 하였고

  1. Export Hardware를 사용하여 xsa file 을 생성하였습니다.

  2. vitis 실행 후 build project, run as Launch hardware를 실행하였습니다.

  3. 다만 Launch hardware에서 아래와 같은 오류가 발생 후 진행이 안되고 있습니다.

  1. vivado에서 program device 를 통해서 할 경우 switch blink가 안 되고 sw 에 따라서 led on/off 만 작동하게 됩니다.

  2. 혹시 vitis 에서 다음과 같은 문제를 해결 하는 방법을 아시나요?? Hardware의 ps 설정이 잘 못 된 것인지.. 아니면 debugger 관련해서 새로운 파일을 만들어야 하는지 감이 안 와서 그렇습니다

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

image위 메세지 보시면, 해당 위치에 .xsa 파일을 못찾는 것 같은데요. (어떤 이유인지는 모르겠지만)

해당 위치에 .xsa 를 위치시켜보시겠어요?

 

 

vivado에서 program device 를 통해서 할 경우 switch blink가 안 되고 sw 에 따라서 led on/off 만 작동하게 됩니다.

이거는 Zynq 에서 동작시키고 계시지 않아서, Zynq 에서 생성되는 Clock 이 인가가 안되서 그런것 같아요.

 

위 이슈만 해결하시면 동작할 것으로 생각됩니다. :)

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

10

2

UART0, 1 중 선택

1

64

2

datamoverbram모듈질문

1

67

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

104

2

vitis 설치 관련 질문 있습니다!

1

91

2

FPGA 공식문서 읽는법

1

104

2

보드 추가의 클릭창이 없습니다.

1

76

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

88

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

109

1

Vitis 코드 작성

1

131

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

299

3

[9장 led 점등 시간 제어 불가]

1

85

2

Platform Invalid 오류

1

155

3

WSL 설치 관련 문의드립니다!!

1

104

2

Vivado 툴, 파일 질문드립니다!

1

164

2

9장 LED 점등 안됨

1

115

3

Edit in IP Packager 이후에

1

91

1

Fpga 로직

1

95

2

pmu-fw is not running

1

133

2

Create Project에 대해서 궁금해요

1

94

2

장치관리자 USB 포트

1

106

2

FPGA 7장 AXI_LITE I/F질문

1

93

1

bram mover에서 합성할때

1

82

2

타이밍 위반 질문

1

83

2