FPGA, verilog 키워드 채용공고 중 Integration 업무
645
작성한 질문수 9
안녕하세요. FPGA 채용공고를 보다보면 종종
integration, top integration, top level integration이란 업무가 있는데
HDL설계나, FPGA활용 업무에서 integration업무라는게 정확히 어떤일을 수행하는건지 아시나요?
설계에 필요한 IP Block이나 모듈을 가져다 통합하는 업무라고 보면 되나요?
- 강의 내용외의 개인 질문은 받지 않아요 (개별 과제, 고민 상담 등..)
- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
답변 1
0
안녕하세요 :)
"HDL설계나, FPGA활용 업무에서 integration업무라는게 정확히 어떤일을 수행하는건지 아시나요?"
음.. 회사에 문의 (면접에간다면) 하는게 가장 빠를 것 같긴한데요.
HDL 을 이용해서 "설계에 필요한 IP Block이나 모듈을 가져다 통합하는 업무" 를 하시지 않을까 생각이 들어요.
어디 공고인지는 모르겠으나, Chip 의 최상위 Top 을 맡으실 가능성이 높아보인다..
(잘모릅니다 ㅎ) 제 생각에는 설계를 많이 할 것 같진 않아요.
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
10
2
UART0, 1 중 선택
1
64
2
datamoverbram모듈질문
1
67
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
104
2
vitis 설치 관련 질문 있습니다!
1
91
2
FPGA 공식문서 읽는법
1
104
2
보드 추가의 클릭창이 없습니다.
1
76
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
88
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
109
1
Vitis 코드 작성
1
131
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
299
3
[9장 led 점등 시간 제어 불가]
1
85
2
Platform Invalid 오류
1
155
3
WSL 설치 관련 문의드립니다!!
1
104
2
Vivado 툴, 파일 질문드립니다!
1
164
2
9장 LED 점등 안됨
1
115
3
Edit in IP Packager 이후에
1
91
1
Fpga 로직
1
95
2
pmu-fw is not running
1
133
2
Create Project에 대해서 궁금해요
1
94
2
장치관리자 USB 포트
1
106
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
82
2
타이밍 위반 질문
1
84
2