run synthesis 에러
810
작성한 질문수 4
- 강의 내용외의 개인 질문은 받지 않아요 (개별 과제, 고민 상담 등..)
- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
설계한 파일 폴더를 통째로 이름이 다른 드라이버(또는 다른 컴퓨터)로 옮겨서 run synthesis를 하면 아래와 같은 에러가 납니다.
아래 사진은 e 드라이버에 실습을 하다가 e 드라이버를 제거 하고 d 드라이버에 복사를 하고 다시 run 을 하니 기존에 있던 경로를 찾고 있는 듯 합니다. 찾아 봐도 경로 설정 하는 부분은 없는거 같은데 왜 이럴까요 ㅠㅠ
답변 1
0
안녕하세요 :)
이전의 path 가 project 파일 내부에 남아있어서 그런 것 같아요.
Vivado Project 를 실행하신 상태에서, 다음 그림처럼 해보시겠어요?
0
맛비님 답변 감사 드립니다.
일단 먼저 답변 주신 부분에 대해서 테스트 해봤는데 안되길래 세팅 메뉴 여기 저기 보다 보니
synthesis 메뉴에서 그 답을 찾았습니다.
디렉토리 탭에서 <LOCAL TO PROJECT> 를 선택 하니 해결 되었습니다. 며칠 동안 구글링도 하고 여기 저기 봐도 답이 안보였는데
역쉬 맛비님 ... 다시 감사 드립니다.
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
10
2
UART0, 1 중 선택
1
64
2
datamoverbram모듈질문
1
67
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
104
2
vitis 설치 관련 질문 있습니다!
1
91
2
FPGA 공식문서 읽는법
1
104
2
보드 추가의 클릭창이 없습니다.
1
76
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
88
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
109
1
Vitis 코드 작성
1
131
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
299
3
[9장 led 점등 시간 제어 불가]
1
85
2
Platform Invalid 오류
1
155
3
WSL 설치 관련 문의드립니다!!
1
104
2
Vivado 툴, 파일 질문드립니다!
1
164
2
9장 LED 점등 안됨
1
115
3
Edit in IP Packager 이후에
1
91
1
Fpga 로직
1
95
2
pmu-fw is not running
1
133
2
Create Project에 대해서 궁금해요
1
94
2
장치관리자 USB 포트
1
106
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
82
2
타이밍 위반 질문
1
83
2