counter_toggle_out.v 질문있습니다!
370
작성한 질문수 4
- 강의 내용외의 개인 질문은 받지 않아요 (개별 과제, 고민 상담 등..)
- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
안녕하세요 맛비님. 해당 파일 39번줄에서 if(cnt_always >= i_cnt_th-1) begin에 cnt_always=0, led 토글 반전을 넣어주셨는데 if괄호내 cnt_always>=i_cnt_th-1이면 입력된 cnt_th보다 1작은값 "이상이 되었을때" led가 토글되는거아닌가요?
설명에서" i_cnt_th값일때마다" 토글되는 코드라고하셨는데 -1은 무슨 이유로 붙은걸까요?
답변 2
0
안녕하세요 :)
"count 값은 counting 되는 횟수를 의미한다" 로 해석해주시면 될 것 같아요. (처음부터 그렇게 말을 했어야 하는데 ㅠ)
예를 들어 100번을 counting 하고 싶어요.
시작 점은 0 이죠.
0,1,2,...99 까지 Counting 된 수는 100번입니다.
cnt_always>=i_cnt_th-1
99 >= 100-1
이렇게 생각해주시면 될 것 같아요.
UART0, 1 중 선택
1
45
2
datamoverbram모듈질문
1
59
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
95
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
94
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
80
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
105
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
286
3
[9장 led 점등 시간 제어 불가]
1
80
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
148
2
9장 LED 점등 안됨
1
108
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
88
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
76
2
타이밍 위반 질문
1
76
2
rvalid 초기화
1
62
2