myip_v1_0_S00_AXI를 myip_v1_0로 감싸는 이유?
505
작성한 질문수 18
안녕하세요 맛비님 항상 강의 잘 듣고 있습니다.
vivado에서 제공하는 axi interface를 보면, 항상 myip_v1_0_S00_AXI 모듈을 myip_v1_0 모듈이 instantiation해주는데 혹시 이유가 있을까요?
myip_v1_0 모듈없이 myip_v1_0_S00_AXI 만 있어도 될 것 같은데 왜 그런가요??
답변 1
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
56
2
UART0, 1 중 선택
1
90
2
datamoverbram모듈질문
1
85
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
118
2
vitis 설치 관련 질문 있습니다!
1
111
2
FPGA 공식문서 읽는법
1
115
2
보드 추가의 클릭창이 없습니다.
1
83
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
99
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
118
1
Vitis 코드 작성
1
139
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
319
3
[9장 led 점등 시간 제어 불가]
1
91
2
Platform Invalid 오류
1
165
3
WSL 설치 관련 문의드립니다!!
1
116
2
Vivado 툴, 파일 질문드립니다!
1
180
2
9장 LED 점등 안됨
1
127
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
105
2
pmu-fw is not running
1
147
2
Create Project에 대해서 궁금해요
1
100
2
장치관리자 USB 포트
1
117
2
FPGA 7장 AXI_LITE I/F질문
1
95
1
bram mover에서 합성할때
1
87
2
타이밍 위반 질문
1
88
2