강의

멘토링

커뮤니티

인프런 커뮤니티 질문&답변

osia0921님의 프로필 이미지
osia0921

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 13장] AXI4-Lite I/F 를 사용하여 Register 가 아닌 메모리에 Write / Read 해보기 - 실습편

myip_v1_0_S00_AXI를 myip_v1_0로 감싸는 이유?

작성

·

475

1

안녕하세요 맛비님 항상 강의 잘 듣고 있습니다.

vivado에서 제공하는 axi interface를 보면, 항상 myip_v1_0_S00_AXI 모듈을 myip_v1_0 모듈이 instantiation해주는데 혹시 이유가 있을까요?

myip_v1_0 모듈없이 myip_v1_0_S00_AXI 만 있어도 될 것 같은데 왜 그런가요??

답변 1

1

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

답글을 남기던 중이라 바로답변드립니다.

강의보시면 Xilinx 에서 자동생성하는 부분이 있는데, 그 부분의 hierarchy 가 myip 구조로 되어있어요.

myip_v1_0 모듈없이 myip_v1_0_S00_AXI 만 있어도 될 것 같은데 왜 그런가요??

말씀하신 내용이 맞습니다.

결론 : 강의의 원할한 진행 + 맛비의 귀찮음.

즐공하세요 :)

osia0921님의 프로필 이미지
osia0921
질문자

감사합니다 큰 힘이 됩니다!

osia0921님의 프로필 이미지
osia0921

작성한 질문수

질문하기