Zybo-Z7 보드에 대한 기본 프로젝트 활용 문의
599
작성한 질문수 9
안녕하십니까?
Vivado 프로젝트에 대해서 Zybo-Z7 보드에 대한 가장 기본 환경으로 프로젝트를 생성한 후 이를 저장하고, 다양한 예제를 작성할 때, 기본이 되는 프로젝트로 활용할 수 있을까요?
Zybo-Z7-Base 라는 프로젝트를 만들어서 기본 환경 구축을 완료한 후
LED 동작 예제, TIMER 동작 예제, PWM 출력 예제 등 다양한 예제를 제작할 때, 기본이 되는 프로젝트로 활용할 수 있을까요?
Zybo-Z7-Base를 복사 or Export or Save as 등을 해서 다른 응용 예제로 사용할 수 있을까요?
예제 진행 할 때마다 프로젝트를 새로 만들고, 하는 번거로움을 줄일 수 있을지 궁금합니다.
(간단한 것은 괜찮지만, 기본 환경 구축에 대한 번거로움을 줄일 수 있을지 궁금하네요?)
답변 1
0
안녕하세요 :)
"기본이 되는 프로젝트"라.. 어떤거를 정확하게 원하시는지 잘 모르겠습니다만, 매번 생성하는 불편함 -> 편함 이라고 하시면
Q. Zybo-Z7-Base 라는 프로젝트를 만들어서 기본 환경 구축을 완료한 후
LED 동작 예제, TIMER 동작 예제, PWM 출력 예제 등 다양한 예제를 제작할 때, 기본이 되는 프로젝트로 활용할 수 있을까요?
A. HW bitstream 만드실때, "LED 동작 예제, TIMER 동작 예제, PWM 출력 예제" 과 관련된 모든 기능을 넣으시고 master.bit 를 생성하는건 어떨까요?
Non-project 모드로 해도되는데, 이 부분은 현업가시면 자연스럽게 아시게 될꺼에요. (여기서 논하기에는.. 양이 많네요.)
현업오시면 설계해야하시는 프로젝트가 커서, 그렇게 자주? 이 작업을 하시진 않을꺼에요.
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
56
2
UART0, 1 중 선택
1
90
2
datamoverbram모듈질문
1
85
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
118
2
vitis 설치 관련 질문 있습니다!
1
111
2
FPGA 공식문서 읽는법
1
115
2
보드 추가의 클릭창이 없습니다.
1
83
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
99
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
118
1
Vitis 코드 작성
1
139
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
319
3
[9장 led 점등 시간 제어 불가]
1
91
2
Platform Invalid 오류
1
165
3
WSL 설치 관련 문의드립니다!!
1
116
2
Vivado 툴, 파일 질문드립니다!
1
180
2
9장 LED 점등 안됨
1
127
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
105
2
pmu-fw is not running
1
147
2
Create Project에 대해서 궁금해요
1
100
2
장치관리자 USB 포트
1
117
2
FPGA 7장 AXI_LITE I/F질문
1
95
1
bram mover에서 합성할때
1
87
2
타이밍 위반 질문
1
88
2