inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 5장] LED 깜박이기 (PL 영역을 사용해보자 + Clock Frequency 를 이해하고 계신가요?) - 실습편

linux 관련 문의

해결된 질문

392

호중

작성한 질문수 1

1

안녕하세요! 1강이 아닌 바로 2강을 결제해서 vitis와 Vivado를 설치하여 강의를 듣고있는데 1강을 참고하여 따로 Linux 환경에서 Vitis를 다시 깔아야할까요? 아니면 그대로 진행해도될까요? 감사합니다

fpga 임베디드

답변 1

1

설계독학맛비

안녕하세요 :)

1강 == Verilog HDL

2강 == FPGA

라고 가정하면... (이거 맞죠?)

Verilog HDL 은 Linux 환경, FPGA 는 Windows 환경

에서 진행합니다. 이 부분의 대한 이유는 FPGA 설치 영상에 들어 있어요.

참고로 Linux 냐, 윈도우즈냐 의 환경은 말그대로 환경입니다. Verilog HDL 코드는 변하지 않죠.

다시 설치하시기 그렇다... 하신다면 그대로 따라오셔도 됩니다.

다만...?! 저와 동일하게 따라하시는 것을 추천드릴께요.

즐공하세요 :)

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

56

2

UART0, 1 중 선택

1

88

2

datamoverbram모듈질문

1

85

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

116

2

vitis 설치 관련 질문 있습니다!

1

110

2

FPGA 공식문서 읽는법

1

113

2

보드 추가의 클릭창이 없습니다.

1

82

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

96

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

115

1

Vitis 코드 작성

1

138

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

317

3

[9장 led 점등 시간 제어 불가]

1

90

2

Platform Invalid 오류

1

163

3

WSL 설치 관련 문의드립니다!!

1

116

2

Vivado 툴, 파일 질문드립니다!

1

177

2

9장 LED 점등 안됨

1

126

3

Edit in IP Packager 이후에

1

98

1

Fpga 로직

1

104

2

pmu-fw is not running

1

145

2

Create Project에 대해서 궁금해요

1

99

2

장치관리자 USB 포트

1

116

2

FPGA 7장 AXI_LITE I/F질문

1

94

1

bram mover에서 합성할때

1

85

2

타이밍 위반 질문

1

86

2