inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

제공하는 실습파일 및 실행 환경에 대해 알아보아요. (수강자분들에게만 공유드려요~)

Vitis launch문제

1867

신민호

작성한 질문수 2

2

안녕하세요. 영상보면서 VITIS 2020.2 까지 설치를 완료하였습니다. 그런데 Vitis Project open 시 계속 아래 첨부된 화면에만 머물러 있고 더 이상 진행이 안됩니다. Vitis를 삭제 후 다시 깔아도 같은 현상인데.. 도움 부탁드리겠습니다

 

임베디드 fpga

답변 3

3

신민호

아 감사합니다!!

 

eclipse를 다시 한번 깔았더니 이제 잘 되는것 같습니다!!

 

감사합니다~

0

고기열

image안녕하세요 저도 공부겸 프로젝트 할 겸 VITIS 준비하는데

Visual studio 지우기도 하고

버전을 낮춰서 설치를 해도

위에 현상과 같은 현상이 발생합니다.

지금은 윈도우 초기화 하고 다시 접근하는데도 상황이 비슷합니다.

버전을 낮춰서도 해보긴 하겠지만...

혹시나 해서 상황 공유드립니다.

0

설계독학맛비

찾아보니 별다른 수확은 없네요 ㅠ

https://forum.digilent.com/topic/24091-vitis-20221-hangs-when-running-it-from-vivado/

설치방법 자체도 간단한 편이라.. 환경의 문제일 가능성이 높아보이는데요.

Windows 11 도 지원한다고 명시되있긴 하고, 강의에서 사용한 노트북보다 질문자님 PC 가 더 좋은 사양인지라.... 정확한 원인은 저도 잘 모르겠습니다.

버전을 달리 해보시라는 가이드 밖에 해드릴 수 없네요 ㅠ

https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive.html

image

 

0

고기열

위에 글쓴이 분께서 Eclipse를 말씀하셔서

Eclipse IDE for Eclipse Committers - 2022-09

를 설치해봤는데 마찬가지 였지만 멈춘 창을 클릭해보니 에러 메시지가 나왔습니다.

image

이런 메시지가 나와서 JDK가 오류인 듯 하여

1)JDK를 설치
(관련 설명 : https://gaeggu.tistory.com/2)

2)JDK 경로설정

(관련 설명 : https://mongodev.tistory.com/28)

3)재 부팅 후 실행

하였더니 동작을 합니다.

 

그냥 짐작 상으로는 자바, 이클립스에 연결된 변수가 문제를 일으킨 듯 합니다.

(아, 그리고 제 피씨운영체제는 windows 10 입니다)

챙겨주신 맛비님과 힌트를 주신 신민호님께 감사드립니다!

0

설계독학맛비

친절한 설명 감사합니다!

이렇게 남겨주시고, 다음에 공부하는 분들에게 큰 도움이 될 것 같아요.

복 받으실꺼에요.

즐공입니다 :)

0

설계독학맛비

안녕하세요 :)

Tool 실행이 안되는거에대한.. 예상하는 이슈는 컴퓨터 스펙말고는 떠오르는게 없는데요.

사용하시는 머신 사양이 충분히 좋으시면.. 제가 해결해드리기 어려울 것 같아요. (Xilinx Tool 자체의 문제라고 밖에..)

Tool Version 을 달리해보시는 것도 방법일 것 같습니다.

https://www.inflearn.com/questions/538949

https://www.inflearn.com/questions/356375

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

56

2

UART0, 1 중 선택

1

88

2

datamoverbram모듈질문

1

85

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

116

2

vitis 설치 관련 질문 있습니다!

1

110

2

FPGA 공식문서 읽는법

1

113

2

보드 추가의 클릭창이 없습니다.

1

82

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

97

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

115

1

Vitis 코드 작성

1

138

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

317

3

[9장 led 점등 시간 제어 불가]

1

90

2

Platform Invalid 오류

1

163

3

WSL 설치 관련 문의드립니다!!

1

116

2

Vivado 툴, 파일 질문드립니다!

1

177

2

9장 LED 점등 안됨

1

126

3

Edit in IP Packager 이후에

1

98

1

Fpga 로직

1

104

2

pmu-fw is not running

1

145

2

Create Project에 대해서 궁금해요

1

99

2

장치관리자 USB 포트

1

116

2

FPGA 7장 AXI_LITE I/F질문

1

94

1

bram mover에서 합성할때

1

85

2

타이밍 위반 질문

1

86

2