inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

10강 강의 vitis parameter 오류

408

tjehdtn8780

작성한 질문수 2

1

10강 강의를 그대로 따라하였는데 위와같은 오류가 발생하였습니다.

보니깐 XPAR_LAB10_MATBI_0_BASEADDR 이 파라미터가 선언되지 않아서 발생한 것 같은데 맛비님께서 보내주신 코드를 그대로 복붙하였는데 왜 이런 오류가 발생하였을까요? 그리고,,,,

"xparameters_ps.h"여기에 아래와 같이 base address를 추가하였는데 이렇게하면 해결이 되는 걸까요?

(#define XPAR_LAB10_MATBI_0_BASEADDR 0x43c00000를 추가하였습니다.)

또 추가하는게 맞다면 저희 vivado address map에 있는 base address인 0x43c00000를 추가하는게 맞을까요 아니면 0x00000000을 추가하는게 맞을까요

강의 잘보고있습니다. 감사합니다.

임베디드 fpga

답변 1

0

설계독학맛비

안녕하세요 :)

vivado 에서 address editor 부분을 확인해야하고, 그 값이 적혀야 합니다.

건드리신게 없다면 0x43c00000 를 추가하셔야 할 것 같아요. (다음 그림은 설명을 위한 그림일뿐, 예제 시스템과 무관합니다.)

image

vitis 빌드 과정에서 error 가 발생하셨다면, header file 혹은 naming rule 이 vitis 버전업 하면서 변경되셨을 가능성이 있어요.

그래서 위 부분을 확인하시고, 수동으로 address 를 추가하시던가, 혹은 자동생성된 address 부분을 찾아서 반영하던가 해야할 것 같습니다.

개인적으로는 수동 추가를 추천드립니다.

즐공하세요 :)

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

56

2

UART0, 1 중 선택

1

90

2

datamoverbram모듈질문

1

85

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

119

2

vitis 설치 관련 질문 있습니다!

1

112

2

FPGA 공식문서 읽는법

1

115

2

보드 추가의 클릭창이 없습니다.

1

85

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

99

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

118

1

Vitis 코드 작성

1

139

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

319

3

[9장 led 점등 시간 제어 불가]

1

91

2

Platform Invalid 오류

1

165

3

WSL 설치 관련 문의드립니다!!

1

116

2

Vivado 툴, 파일 질문드립니다!

1

180

2

9장 LED 점등 안됨

1

127

3

Edit in IP Packager 이후에

1

98

1

Fpga 로직

1

105

2

pmu-fw is not running

1

148

2

Create Project에 대해서 궁금해요

1

101

2

장치관리자 USB 포트

1

117

2

FPGA 7장 AXI_LITE I/F질문

1

95

1

bram mover에서 합성할때

1

87

2

타이밍 위반 질문

1

88

2