안녕하세요 맛비님. memory mapped i/o에 대해 궁금한 점이 생겨 질문을 드립니다.
안녕하세요 맛비님. FPGA 강의를 복습하고 있는 수강생입니다. memory mapped i/o에 대해 궁금한 점이 생겨 질문을 드립니다.
memory-mapped i/o에서 register mapping을 할 때, 기술할 register의 종류가 많아도 일일히 기술해야 하나요? 아니면 verilog 언어를 극한까지 활용하면 이것도 자동화가 가능한가요?
vitis를 처음 봤을 때 memory-mapped i/o를 할 수 있는 소프트웨어여서 되게 신기했었던 경험이 있습니다. vitis 이외에도 memory-mapped i/o를 할 수 있는 소프트웨어가 있는지 궁금합니다. 혹시 많이 쓰이는 것이 있나요?
답변 1
0
안녕하세요 :)
memory-mapped i/o에서 register mapping을 할 때, 기술할 register의 종류가 많아도 일일히 기술해야 하나요? 아니면 verilog 언어를 극한까지 활용하면 이것도 자동화가 가능한가요?
어느정도의 자동화? 를 원하시는지 모르겠지만, 일단 기본 form 이 있다면 저는 일일히 기술합니다. (오래걸리지 않아요.) 스크립트로 만들어서 하시는 분들도 있습니다. Verilog 의 generate 를 사용할 수 있을 것 같긴하네요. 케바케다 답변드리고 싶어요.
vitis를 처음 봤을 때 memory-mapped i/o를 할 수 있는 소프트웨어여서 되게 신기했었던 경험이 있습니다. vitis 이외에도 memory-mapped i/o를 할 수 있는 소프트웨어가 있는지 궁금합니다. 혹시 많이 쓰이는 것이 있나요?
음.. 글쎄요..? 현업 오시면 이런 신기한 것들을 구경하시기 어려울 수 있어요. hard coding 을 주로 합니다. (이게 더 편하신 분들도 있어서.. 저도 그 중 하나이고)
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
56
2
UART0, 1 중 선택
1
90
2
datamoverbram모듈질문
1
85
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
118
2
vitis 설치 관련 질문 있습니다!
1
111
2
FPGA 공식문서 읽는법
1
114
2
보드 추가의 클릭창이 없습니다.
1
83
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
99
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
118
1
Vitis 코드 작성
1
139
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
319
3
[9장 led 점등 시간 제어 불가]
1
91
2
Platform Invalid 오류
1
165
3
WSL 설치 관련 문의드립니다!!
1
116
2
Vivado 툴, 파일 질문드립니다!
1
180
2
9장 LED 점등 안됨
1
127
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
105
2
pmu-fw is not running
1
147
2
Create Project에 대해서 궁금해요
1
100
2
장치관리자 USB 포트
1
117
2
FPGA 7장 AXI_LITE I/F질문
1
95
1
bram mover에서 합성할때
1
87
2
타이밍 위반 질문
1
88
2