inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 16장] FSM 을 이용한 BRAM Data Mover 모듈 설계 - 실습편

PS영역에서 BRAM 영역에 DPRAM 구현시 접근 방법 문의

665

jobaek78

작성한 질문수 9

1

안녕하십니까?

저는 지금 Zynq7000 계열에 PS 영역에 PetaLinux를 올리려고 합니다.

그리고 BRAM영역에 DPRAM을 구현하고, 이를 PetaLinux에서 접근하게 하고 싶은데요.

어떻게 해야 하는지 궁금합니다.

전체적인 감이 없다보니, 어떻게 시도해야 하는지 모르겠네요.

대략적인 접근 방법 및 자료 소개를 부탁 드리고자 합니다.

ps 임베디드 bram fpga dpram linux

답변 1

1

설계독학맛비

안녕하세요 :)

저도 해본적? 이 없기에 정확하게는 답변드리지 못하는 점 양해부탁드립니다.

다만 방법에 대한 가이드는 해드릴 수 있을 것 같아서 적습니다.

petalinux 에서 BRAM 을 접근하게 하려면, 결국 정규 AMBA I/F, Xilinx FPGA 에서는 AXI4 를 하셔야 합니다. 그리고 petalinux 에는 이런 정규I/F 에 접근가능한 Device Driver 가 존재합니다.

즉, HW <-> OS 간의 연결을 하려면 다음과 같이 하시면 될 것 같아요.

  1. HW : AXI4 로 BRAM 접근이 가능하도록 HW 를 설계하시고요.

  2. SW : OS 상에서 AXI4 로 접근이 가능한 Device Driver 를 가져온 후 Host program 에 반영

위와 같은 두개의 작업이 필요해 보입니다.

다음링크가 도움이 되실 것 같아요.

https://lauri.xn--vsandi-pxa.com/hdl/zynq/xilinx-dma.html

즐공하세요 :)

0

jobaek78

이런 방향성을 위한 정보 제공도 큰 도움이 될 것입니다.

하나 하나 열심히 따라서 해 보도록 노력하겠습니다.

감사합니다.

UART0, 1 중 선택

1

51

2

datamoverbram모듈질문

1

63

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

96

2

vitis 설치 관련 질문 있습니다!

1

84

2

FPGA 공식문서 읽는법

1

95

2

보드 추가의 클릭창이 없습니다.

1

71

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

81

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

106

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

290

3

[9장 led 점등 시간 제어 불가]

1

81

2

Platform Invalid 오류

1

148

3

WSL 설치 관련 문의드립니다!!

1

96

2

Vivado 툴, 파일 질문드립니다!

1

150

2

9장 LED 점등 안됨

1

110

3

Edit in IP Packager 이후에

1

82

1

Fpga 로직

1

89

2

pmu-fw is not running

1

127

2

Create Project에 대해서 궁금해요

1

89

2

장치관리자 USB 포트

1

98

2

FPGA 7장 AXI_LITE I/F질문

1

89

1

bram mover에서 합성할때

1

77

2

타이밍 위반 질문

1

78

2

rvalid 초기화

1

66

2