강의

멘토링

커뮤니티

인프런 커뮤니티 질문&답변

태엽님의 프로필 이미지
태엽

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

vivado workshop - LUT 질문 있습니다

작성

·

654

1

https://www.xilinx.com/support/university/vivado/vivado-workshops.html

맛비님이 추가로 공부할만한 사이트로 위의 vivado workshop - FPGA design flow using vivado - lab1과정을 진행하던 중에 궁금증이 생겼습니다.

간단한 LED와 BUTTON을 설정하는 lab입니다.

  1. code

위와 같은 lab1.v code를 사용하였습니다. 4개의 연산이 필요하여 4개의 lut가 생성될거라 생각했습니다.

  1. project summary

project summary 에서 lut = 3개가 나왔습니다.

  1. schematic

    schematic을 보면

    assign led[1] = btn[1] & ~btn[2];

    assign led[3] = btn[2] & btn[3];

    위 두 문장을 하나의 lut가 처리하는 것 같습니다.

    제 생각엔 2개의 lut가 필요한데 1개로 처리하는 이유가 무엇인가요?

    현업에선 위처럼 skillful하게 lut를 줄이는 일이 빈번하고 잘 알고있어야 하는 사항인가요?

여름이 슬슬 다 지나가는 것 같습니다. 좋은 하루 되세요 맛비님.

답변 1

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

Code 상으로 "lut 를 1개로 처리한다", 이런식으로 deep 하게 코딩은 안하고요. 카르노 맵 (혹은 다른 방법이 있겠죠?) 에 의한 Tool 의 optimize 에 주로 맡겨서 상세하게는 저도 답변을 못드리겠어요.

빈번하고 잘 알고있어야하는가..? 의 제 답변은

알아두시면 나쁠것은 없지만, 설계할것이 산더미.. 인 상황이라면 크게 신경 못쓸 것 같습니다.

즐공하세요 :)

태엽님의 프로필 이미지
태엽

작성한 질문수

질문하기