inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

22강에서, run_i signal 에 대해 질문 있습니다.

210

정기용

작성한 질문수 8

1

22강에서 fully_connected_core 를 보면 valid_i 신호와 run_i signal 을 받아서 사용하고 있습니다. 맛비님께서 강의에서 설명하신 바에 따르면 run_i signal 은 이 신호가 1 로 들어오면 r_result 를 0 으로 초기화해주는 동작을 한다고 설명하셨는데 생각해보면 reset 에 의해 r_result 는 어차피 0 으로 초기화 되어있을 것이기 때문에 run_i signal 은 필요가 없는것이 아닌가요?

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

말씀해주신 것처럼, i_run 신호 자체가 reset 과 동일한 역할을 하고 있어요.

즉, "현재 상황에서는 i_run signal 이 필요하지 않다" 에 동의합니다.

차후 강의에서 i_run (동작해라) 을 원래의 의미대로 수정해보려고 생각중이라서 남겨두었다, 이렇게 이해해주시면 될 것 같아요.

즐공하세요 :)

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

57

2

UART0, 1 중 선택

1

90

2

datamoverbram모듈질문

1

85

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

120

2

vitis 설치 관련 질문 있습니다!

1

112

2

FPGA 공식문서 읽는법

1

115

2

보드 추가의 클릭창이 없습니다.

1

85

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

99

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

118

1

Vitis 코드 작성

1

139

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

320

3

[9장 led 점등 시간 제어 불가]

1

93

2

Platform Invalid 오류

1

167

3

WSL 설치 관련 문의드립니다!!

1

116

2

Vivado 툴, 파일 질문드립니다!

1

181

2

9장 LED 점등 안됨

1

129

3

Edit in IP Packager 이후에

1

98

1

Fpga 로직

1

105

2

pmu-fw is not running

1

149

2

Create Project에 대해서 궁금해요

1

102

2

장치관리자 USB 포트

1

117

2

FPGA 7장 AXI_LITE I/F질문

1

95

1

bram mover에서 합성할때

1

88

2

타이밍 위반 질문

1

88

2