ila triggering
715
작성한 질문수 8
답변 1
0
안녕하세요 :)
먼저 체계적으로 질문을 적어주셔서 대단히 감사합니다. (읽을때 마음이 편해요)
[1] 오류 미해결, [2] 개념
"trigger 1번 2번 의 의미 (한번, 두번인가..?;;)" 가 잘 해석이 안되서 그런데, 몇강에 몇분 내용부터 이해가 안되시는지 적어주시면 안될까요..?ㅠ.ㅠ (저도 다시 보고, 질문을 이해해 보겠습니다. 강의 내용이 많다보니;;)
[3] ila
무료배포판 이냐 아니냐로 ila 의 capture 양이 정해지진 않을 것 같아요.
ila 의 동작 원리가, bram 을 통해서 data 를 capture 하기 때문에 bram 양이 중요할 것 같아요.
즉, Tool 의 유료무료 여부가 아닌, FPGA Chipset 혹은 Tool 자체에서 제공하는 ila capture 양이 중요해보입니다.
결국 원하시는건 1024 cycle 보다 더 늘리고 싶어하시는 것 같고요. 만약에 이 숫자보다 늘리지 못하는 상황이면, Capture 시점을 (현재는 중앙으로 앞 512, 뒤 512 cycle 이죠?) 조정해보는 것도 좋은 방법 같아요. (ex, 뒤로 1024 cycle 배치)
다음 링크에서 "Sample Data Depth" 를 검색하셔서 읽어보셔요. (문서가 가장 정확하죠?)
https://docs.xilinx.com/v/u/en-US/pg172-ila
남은 질문은 답변으로 다시 남겨주시면, 다시 이해를 해보겠습니다.
즐공하세요 :)
0
빠른 답변 감사합니다.
우선 13장 강의를 들으면서 실습을 해보았고, 지금은 다시 복습하며 소화할 차례인데, 해당 복습을 끝내고 정확한 표현으로 다시 정리해서 질문해보겠습니다!!! :)
0
이 부분은 다시 확인중에 발견하였습니다만, 제가 질문을 잘못한 것이었습니다. ^^
강의 내용을 잘못 받아들였었으며, 어떻게 잘못 받아들였는지는 굳이 남기지 않겠습니다.
감사합니다.
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
56
2
UART0, 1 중 선택
1
88
2
datamoverbram모듈질문
1
85
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
116
2
vitis 설치 관련 질문 있습니다!
1
110
2
FPGA 공식문서 읽는법
1
113
2
보드 추가의 클릭창이 없습니다.
1
82
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
96
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
138
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
317
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
163
3
WSL 설치 관련 문의드립니다!!
1
116
2
Vivado 툴, 파일 질문드립니다!
1
177
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
104
2
pmu-fw is not running
1
145
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
116
2
FPGA 7장 AXI_LITE I/F질문
1
94
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
86
2





