S_AXI address bus의 width에 관련한 질문입니다.
322
작성한 질문수 4
- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
안녕하세요!
다름이 아니라 axi register를 4개에서 16개로 늘렸을 때 C_S_AXI_ADDR_WIDTH가 왜 6이 되는지 이해가 가지 않아 질문 남기게 되었습니다. 16개를 감당하기 위해서는 WIDTH가 2^4=16으로 4여야 한다고 생각하였습니다. 어느 부분에서 틀리게 생각하고 있는지 알려주시면 감사하겠습니다.
언제나 잘보고 있습니다.
감사합니다 :)
답변 1
0
안녕하세요 :)
2^6 = 64
2^4 = 16
즉, 16 개 이니 4 가 맞다고 생각한다, 라고 이해했어요 :)
하위 2 bit 는 안쓴다 의 의미를 이해하시면, 2^6 이 맞습니다.
해당 이야기는
[FPGA 7장] HW IP 를 제어하기 위한 AXI4-Lite Interface 이해하기 - 코드리뷰편
20분 10초 부터 확인해보세요. :)
address 가 가르킬 수 있는 reg 개수는
2^(6-2) = 16
2^(4-2) = 4
이렇게 되겠죠?!
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
57
2
UART0, 1 중 선택
1
90
2
datamoverbram모듈질문
1
85
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
121
2
vitis 설치 관련 질문 있습니다!
1
112
2
FPGA 공식문서 읽는법
1
115
2
보드 추가의 클릭창이 없습니다.
1
85
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
100
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
118
1
Vitis 코드 작성
1
139
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
320
3
[9장 led 점등 시간 제어 불가]
1
93
2
Platform Invalid 오류
1
167
3
WSL 설치 관련 문의드립니다!!
1
116
2
Vivado 툴, 파일 질문드립니다!
1
181
2
9장 LED 점등 안됨
1
129
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
106
2
pmu-fw is not running
1
150
2
Create Project에 대해서 궁금해요
1
102
2
장치관리자 USB 포트
1
117
2
FPGA 7장 AXI_LITE I/F질문
1
95
1
bram mover에서 합성할때
1
88
2
타이밍 위반 질문
1
88
2