LVDS포트 설정
578
작성한 질문수 2
zybo z7 20 보드를 사용하고 있는데 포트를 LVDS25로 설정을 해도 2.5v가 출력이 되지않고 3.3v가 출력이 되고 있습니다. 혹시 출력이 2.5v가 되도록 하는 방법이 있을까요?
답변 1
0
안녕하세요 :)
먼저, 강의 외적인 질문은 정중히 양해 말씀드립니다.
다음 링크를 참조해 보시겠어요? 정확하게 이거다 답변을 드리기는 어려울 것 같습니다.
https://xilinx-korea.blogspot.com/2019/02/how-to-use-lvds25-input-to-33v-hr-bank.html
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
57
2
UART0, 1 중 선택
1
90
2
datamoverbram모듈질문
1
85
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
121
2
vitis 설치 관련 질문 있습니다!
1
115
2
FPGA 공식문서 읽는법
1
116
2
보드 추가의 클릭창이 없습니다.
1
85
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
100
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
118
1
Vitis 코드 작성
1
139
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
321
3
[9장 led 점등 시간 제어 불가]
1
93
2
Platform Invalid 오류
1
167
3
WSL 설치 관련 문의드립니다!!
1
116
2
Vivado 툴, 파일 질문드립니다!
1
182
2
9장 LED 점등 안됨
1
129
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
106
2
pmu-fw is not running
1
150
2
Create Project에 대해서 궁금해요
1
102
2
장치관리자 USB 포트
1
117
2
FPGA 7장 AXI_LITE I/F질문
1
95
1
bram mover에서 합성할때
1
88
2
타이밍 위반 질문
1
89
2