inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 19장] HW 가속기 설계 연습. 8b 곱셈 Core 설계 - 실습편

memory allocation

215

이혁진

작성한 질문수 3

1

안녕하세요 맛비님, 강의 잘 보고 있습니다.
 
vitis c code 작성 시 할당된 메모리의 physical 위치가 궁금하여 질문 드립니다.
 
write_buf = (unsigned int *) malloc(sizeof(unsigned int) * MEM_DEPTH);
 
이랑 나머지 malloc 한 메모리 buffer들은 FPGA에 DDR에 할당되는 건가요? 아니면 host PC의 메모리에 할당되는 건가요?
 
감사합니다.

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요.

해당 문법은 "FPGA 의 메모리"에 alloc 합니다. :)

저희가 별도로 해준 작업이 없음으로 "FPGA 의 메모리" == FPGA 의 DDR 입니다.

참고로 HW 엔지니어가, DDR 대신 PL 의 BRAM 을 사용하도록 회로를 설계했다면, BRAM 을 사용하여 alloc 도 가능합니다. 그래서 "FPGA 의 메모리" 라는 표현을 사용하였습니다.

즐공하세요 :)

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

57

2

UART0, 1 중 선택

1

90

2

datamoverbram모듈질문

1

85

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

121

2

vitis 설치 관련 질문 있습니다!

1

116

2

FPGA 공식문서 읽는법

1

116

2

보드 추가의 클릭창이 없습니다.

1

85

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

100

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

118

1

Vitis 코드 작성

1

139

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

321

3

[9장 led 점등 시간 제어 불가]

1

93

2

Platform Invalid 오류

1

167

3

WSL 설치 관련 문의드립니다!!

1

116

2

Vivado 툴, 파일 질문드립니다!

1

183

2

9장 LED 점등 안됨

1

129

3

Edit in IP Packager 이후에

1

98

1

Fpga 로직

1

106

2

pmu-fw is not running

1

151

2

Create Project에 대해서 궁금해요

1

102

2

장치관리자 USB 포트

1

117

2

FPGA 7장 AXI_LITE I/F질문

1

95

1

bram mover에서 합성할때

1

88

2

타이밍 위반 질문

1

89

2