System IC과정에서 더 포함해야할 부분
398
작성한 질문수 7
안녕하십니까 강사님. 다름아니라 Verilog HDL 부터 FPGA까지 전 강의를 듣고 궁금한 점이 생겨서 연락드립니다.
System IC 설계과정을 봤을 때 저희는 Font-end Design 부분에서
Behavioral Modeling,
RTL level HDL Modeling(Velilog HDL coding),
Functional Simulation(Vivado),
Logic Synthesis(Vitis)
과정을 진행했다고 생각하는데 맞는지 궁금해서 여쭤보고싶습니다.
혹시나 윗부분에서 틀렸다고 생각하시는 부분이나, System IC과정에서 더 포함해야할 부분이 있다면 가르쳐 주시면 감사하겠습니다.
답변 1
0
안녕하세요 :)
메일로 주셨는데, 질문게시판에 작성드립니다. (다른 수강생 분들도 같이 볼 수 있어요. ^^)
System IC 설계과정을 봤을 때 저희는 Font-end Design 부분에서
Behavioral Modeling,
RTL level HDL Modeling(Velilog HDL coding),
Functional Simulation(Vivado),
Logic Synthesis(Vitis) -> (Vivado 에서 합니다. Vitis 는 SW 작성을 위한 통합 Tool 이에요.)
혹시나 윗부분에서 틀렸다고 생각하시는 부분이나, System IC과정에서 더 포함해야할 부분이 있다면 가르쳐 주시면 감사하겠습니다.
System IC 설계과정 이란 키워드의 범위가 넓은데요. 범위를 그나마 좁혀드리면,
ASIC Flow를 공부하시면 좋을 것 같아요.
위에 적어주신 과정은 FPGA 사용에 관한 설계과정이구요.
ASIC 을 하기위해서 꼭 필요한 검증과정 중 하나입니다.
다음 링크 참고 부탁드려요.
칩 설계의 과정을 튜토리얼로 알 수 있으실 꺼에요.
https://www.allaboutvlsi.in/2020/12/asic-design-flow.html
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
57
2
UART0, 1 중 선택
1
90
2
datamoverbram모듈질문
1
85
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
121
2
vitis 설치 관련 질문 있습니다!
1
116
2
FPGA 공식문서 읽는법
1
116
2
보드 추가의 클릭창이 없습니다.
1
85
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
100
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
118
1
Vitis 코드 작성
1
139
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
321
3
[9장 led 점등 시간 제어 불가]
1
93
2
Platform Invalid 오류
1
167
3
WSL 설치 관련 문의드립니다!!
1
116
2
Vivado 툴, 파일 질문드립니다!
1
184
2
9장 LED 점등 안됨
1
129
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
106
2
pmu-fw is not running
1
151
2
Create Project에 대해서 궁금해요
1
102
2
장치관리자 USB 포트
1
117
2
FPGA 7장 AXI_LITE I/F질문
1
95
1
bram mover에서 합성할때
1
88
2
타이밍 위반 질문
1
89
2