inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

5장에서의 질문

179

kimjos

작성한 질문수 2

1

안녕하세요 맛비님 수업을 듣는도중에 헷갈리는 부분이 생겨서 글을 올립니다. 5장에서 6:37쯤 부분에서 i_cnt_th의 값이 500000일때 0.5초마다 LED의 불이깜빡이신다고 하셨는데 zybo z7의 입력 clk는 125MHZ로 알고있어 0.5초마다 깜빡이기위해서는 i_cnt_th의 값이 62.5M(62500000) 이어야 하지않나요? 혹시 제가 잘못알고있는 걸까요? 답변주시면 감사드리겠습니다.

임베디드 fpga

답변 1

0

설계독학맛비

안녕하세요 :)

알고계신 내용이 맞구요.

5장 21분 30초 부터 참고해주세요. (스킵하면서 보시면..? 안돼욧!!)

즐공하세요 :)

0

kimjos

답변 감사합니다! 말씀해주신 clk를 설정하는부분에 내용은 알고있었습니다(스킵안하고 열심히 듣고있습니다ㅠㅠ) 아마 강의를 복습하면서 뒤쪽 내용과 연결을 못시켜 헷갈렸던거 같습니다...감사합니다.

수강 순서 질문 있습니다

1

80

2

UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.

1

86

2

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

94

2

UART0, 1 중 선택

1

133

2

datamoverbram모듈질문

1

106

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

159

2

vitis 설치 관련 질문 있습니다!

1

165

2

FPGA 공식문서 읽는법

1

160

2

보드 추가의 클릭창이 없습니다.

1

125

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

168

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

148

1

Vitis 코드 작성

1

180

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

373

3

[9장 led 점등 시간 제어 불가]

1

146

2

Platform Invalid 오류

1

255

3

WSL 설치 관련 문의드립니다!!

1

144

2

Vivado 툴, 파일 질문드립니다!

1

244

2

9장 LED 점등 안됨

1

173

3

Edit in IP Packager 이후에

1

129

1

Fpga 로직

1

145

2

pmu-fw is not running

1

226

2

Create Project에 대해서 궁금해요

1

130

2

장치관리자 USB 포트

1

161

2

FPGA 7장 AXI_LITE I/F질문

1

126

1