작성한 질문수
설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
[FPGA 10장] FSM 기본코어 IDLE -> RUN -> DONE 모듈을 FPGA 에 올려보기 HW Sleep 함수 구현 (PS <-> PL 간의 통신 방법 익히기2) - 실습편
작성
·
399
1
퀴즈
AXI4-Lite 인터페이스는 하드웨어 IP 제어 시 주로 어떤 목적으로 사용될까요?
대용량 데이터의 고속 스트리밍 전송
하드웨어 IP의 내부 레지스터 설정 및 상태 확인
메모리 간의 복잡한 데이터 전송 프로토콜 구현
여러 칩 간의 동기화되지 않은 통신
답변 1
0
안녕하세요 :)
uint32_t 로 정의되어 있습니다. (Vitis 의 환경에 잡혀있는 header 파일에 있어요.)
즐공하세요 :)
