active high reset과 active low reset의 차이점이 궁금합니다.

Question

안녕하세요, 맛비님. fpga 강의 재밌게 수강중입니다 ! 강의 실습 코드를 따라 작성하면서 궁금했던 점을 질문드리려고 합니다. active high reset과 active low reset의 차이가 궁금합니다. 우선 제가 알아본 바로는 하드웨어 종류에 따라 active low가 cost가 더 비싼 경우도 있고, active high가 더 비싼 경우, 그리고 둘 다 상관없는 경우가 있다고 이해하였습니다. 이에 대한 맛비님의 현업자로서 생각이 듣고 싶습니다. 또한 하드웨어 비용 측면이 아닌, 프로그래밍 측면에서 active high reset과 active low reset의 차이점이 존재하는 지 궁금합니다. verilog 코딩은 경험이 부족한지라, 혹시 active low reset을 사용하면 시뮬레이션 waveform을 보기가 더 편하다던지 하는 노하우가 존재하는 지 궁금합니다. 감사합니다! 맛비 애청자 드림

설계독학맛비 · Answer

안녕하세요 :) 리셋 관련 이야기는 다음 링크 (클릭) 를 확인 부탁드려요. (예전에 적은 적이 있습니다.) 다음 한줄만 답변드리면 될 것 같아요. verilog 코딩은 경험이 부족한지라, 혹시 active low reset을 사용하면 시뮬레이션 waveform을 보기가 더 편하다던지 하는 노하우가 존재하는 지 궁금합니다. Simulation 보기 편하게 하기위해서..? low reset 을 사용하진 않아요. 현업 가시면 앞서 공유드린 링크와 같은 이유로 " 정책 " 이 있을꺼구요. 따라가시면 됩니다. 즐공하세요 :)