FPGA 시즌2(?) 에 관해 질문이 있습니다.
247
작성한 질문수 8
답변 1
0
안녕하세요 :)
실시간 영상처리 강의로 분류가 되었고, 제작은.. 연기 상태입니다. (2년..? 정도 예상합니다.)
Verilog HDL Season2 / FPGA Season2 가 제작 될 예정이에요.
UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.
1
55
2
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
78
2
UART0, 1 중 선택
1
100
2
datamoverbram모듈질문
1
90
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
131
2
vitis 설치 관련 질문 있습니다!
1
135
2
FPGA 공식문서 읽는법
1
129
2
보드 추가의 클릭창이 없습니다.
1
96
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
117
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
126
1
Vitis 코드 작성
1
150
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
348
3
[9장 led 점등 시간 제어 불가]
1
107
2
Platform Invalid 오류
1
188
3
WSL 설치 관련 문의드립니다!!
1
132
2
Vivado 툴, 파일 질문드립니다!
1
214
2
9장 LED 점등 안됨
1
149
3
Edit in IP Packager 이후에
1
113
1
Fpga 로직
1
123
2
pmu-fw is not running
1
173
2
Create Project에 대해서 궁금해요
1
115
2
장치관리자 USB 포트
1
138
2
FPGA 7장 AXI_LITE I/F질문
1
104
1
bram mover에서 합성할때
1
104
2





