testbench simuation error 문의드립니다.
276
작성한 질문수 2
안녕하세요
vivado 2020.2 설치 후 testbench를 작성해 simuation을 돌리려고 하는데 해당 step이 끝나질 않는 오류가 계속해서 생깁니다.. 어떻게 해야될지 몰라 실례를 무릅쓰고 질문 남깁니다..
감사합니다..
답변 1
0
안녕하세요 :)
testbench 내에
$finish;
구문이 있는지 확인해보세요. Simulation 이 "무한" 으로 돌아서 그런 걸 수 있어요.
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
51
2
UART0, 1 중 선택
1
83
2
datamoverbram모듈질문
1
84
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
112
2
vitis 설치 관련 질문 있습니다!
1
107
2
FPGA 공식문서 읽는법
1
110
2
보드 추가의 클릭창이 없습니다.
1
80
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
95
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
137
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
312
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
161
3
WSL 설치 관련 문의드립니다!!
1
112
2
Vivado 툴, 파일 질문드립니다!
1
175
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
103
2
pmu-fw is not running
1
142
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
115
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
85
2