inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

제공하는 실습파일 및 실행 환경에 대해 알아보아요. (수강자분들에게만 공유드려요~)

FPGA 실습 파일 다운로드가 안되네요..

452

김준표

작성한 질문수 4

1

수업 자료 txt파일은 정상적으로 다운로드가 되는데 실습파일은 다운로드를 눌러도 아무 반응이 없네요. 혹시 몰라서 OneDrive 재설치도 해보고 모바일 다운로드도 시도해봤지만 똑같았습니다.

제가 전에 다운로드를 한 번 받긴했는데 그때가 8월쯤이었고 새로운 파일들 추가된 것들이 좀 있길래 다시 받으려고 했거든요.  이게 한번만 다운로드 가능하게 막아놓으셨을 것 같진 않은데  이 부분 확인 한 번 부탁드려도 될까요?

임베디드 설계독학 fpga 베릴로그 전자공학 임베디드 실습파일다운로드

답변 2

1

설계독학맛비

안녕하세요 :)

혹시 몰라서 다시 링크 재생성했구요.  (FPGA 실습파일 다운로드하단의 링크를 클릭해서 들어가주세요. 새로 업데이트 하였습니다.)

onedrive 의 복수 파일 다운로드 과정이

1. 압축

2. 압축파일 다운로드

이렇게 두개의 step 으로 진행되구요.

"1. 압축" 과정에서 한꺼번에 받아서 시간이 오래 걸려서 문제가 되는 것 같아요. (파일이 많네요)

다시 해보시고 안되시면, 압축파일 하나를 만들어서 올려놓을께요.

해보시고 알려주세요 :)

 

0

김준표

넵 감사합니다.

그래서 일단 다운로드 누르고 좀 기다려 봤는데 아무것도 안뜨는 상태입니다..ㅜ

압축파일 업로드도 괜찮으시다면 부탁드려도 될까요?

0

설계독학맛비

안녕하세요 :)

확인 부탁드려요.

0

김준표

압축파일은 다운로드 되네요 :) 감사합니다!

0

설계독학맛비

다행입니다! 즐공하셔요 :)

0

김준표

넵! ㅎㅎ

0

pollo J

FPGA 실습파일 다운로드 비밀 번호가 무엇인가요?

0

설계독학맛비

답글 달았습니다. 영상 스킵하지 마시고, 꼭 순서대로 시청 부탁드릴께요.

https://www.inflearn.com/questions/802939/fpga-%EC%8B%A4%EC%8A%B5%ED%8C%8C%EC%9D%BC-%EB%8B%A4%EC%9A%B4%EB%A1%9C%EB%93%9C-onedrive-%EB%B9%84%EB%B0%80%EB%B2%88%ED%98%B8%EA%B0%80-%EB%AC%B4%EC%97%87%EC%9D%B8%EA%B0%80%EC%9A%94

UART0, 1 중 선택

1

58

2

datamoverbram모듈질문

1

66

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

101

2

vitis 설치 관련 질문 있습니다!

1

87

2

FPGA 공식문서 읽는법

1

99

2

보드 추가의 클릭창이 없습니다.

1

72

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

83

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

108

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

295

3

[9장 led 점등 시간 제어 불가]

1

83

2

Platform Invalid 오류

1

153

3

WSL 설치 관련 문의드립니다!!

1

98

2

Vivado 툴, 파일 질문드립니다!

1

157

2

9장 LED 점등 안됨

1

113

3

Edit in IP Packager 이후에

1

88

1

Fpga 로직

1

92

2

pmu-fw is not running

1

128

2

Create Project에 대해서 궁금해요

1

91

2

장치관리자 USB 포트

1

102

2

FPGA 7장 AXI_LITE I/F질문

1

91

1

bram mover에서 합성할때

1

80

2

타이밍 위반 질문

1

81

2

rvalid 초기화

1

68

2