bd를 사용할때 ip를 만들지 않고 바로 사용 할 수 없나요?
161
작성한 질문수 2
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
답변 1
1
안녕하세요 :)
제가 알고있는 선에서는 bd 내부에서 콜하려면 ip상태만 가능한 것으로 알고있습니다. (즉, ip를 만들어야한다)
하지만 bd 파일은 옵션일 뿐이고, fpga 1장에서 보여드린 것처럼 bd 파일 없이 source file only 로 가능합니다.
bd file 은 무조건 top 이 아니어도 되구요. 여러개 사용도 가능합니다.
위에 적어드린 내용을 종합해서,
다음과 같이 혼합해서 사용해본 적은 있습니다.
1. bd file 을 통해서 external port 를 뚫고 wrapper 를 씌워서 .v 를 생성
2. add source 로 top.v 를 추가함, top 내부에는 앞선 bd file의 wrapper.v 의 인스턴스가 추가되어 있음.
3. wrapper.v 의 external port 는 비워져있음으로, 유저가 add source 의 .v 를 통해 붙일 수 있습니다.
위의 1,2,3 스텝을 거치시면 add source 로 해결하실수 있을 것 같아요.
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
51
2
UART0, 1 중 선택
1
83
2
datamoverbram모듈질문
1
84
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
112
2
vitis 설치 관련 질문 있습니다!
1
107
2
FPGA 공식문서 읽는법
1
110
2
보드 추가의 클릭창이 없습니다.
1
79
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
95
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
137
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
312
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
161
3
WSL 설치 관련 문의드립니다!!
1
112
2
Vivado 툴, 파일 질문드립니다!
1
175
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
103
2
pmu-fw is not running
1
142
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
114
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
85
2