inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

필수과정! Xilinx Vitis 2020.2 설치 (Windows 10) - (이 영상으로 ~2022.2 설치! 가능합니다.)

비바도 에러에 대해서 문의드립니다.

451

작성자 없음

작성한 질문수 0

1

임베디드 fpga

답변 2

1

pioneer

삭제된 글입니다

0

설계독학맛비

이미 완강하셨군요!!

"Error 문구"에서 집히는 이슈는 저도 잘 모르겠습니다.

되시던거를 찾으신 후에, 수정해가면서 원인을 찾아보셔야 할 것 같아요.

즐공하셔요 :)

ps.

Implementation 과정에서 문제인 것 같은데, 혹시 모르니 다음 카페에도 올려보시겠어요?

https://cafe.naver.com/plduser

 

0

pioneer

감사합니다! 문제가 zybo-z7 xdc 파일과 pin 연결을 제대로 안해줘서 문제가 생겼던 것같습니다. 감사합니다

0

설계독학맛비

그러셨군요. 해결하셔서 다행입니다.

즐공하셔요 :)

0

설계독학맛비

안녕하세요 :)

올려주신 에러로는 원인을 모르겠습니다.

본인이 영상을 보시고 하신 과정을 올려주시면 문제 파악에 도움이 됩니다.

( ex 올려주실때, 어떤 보드를 사용중이고, 어떤 Tool 버전을 사용중이고, 어떤 강의내용을 따라하는 중인데, 어떤 과정에서 부터 안되는지 등등 다양한 정보가 있다면, 제가 현상을 파악하는데 도움이 될 것 같아요~~)

강의내용을 그대로 따라했음에도 저 에러가 나시는 거라면, 프로젝트를 압축해서 구글드라이브 같은 곳에 올리시고 링크를 주시면 확인해보겠습니다.

즐공하세요 :)

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

51

2

UART0, 1 중 선택

1

83

2

datamoverbram모듈질문

1

84

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

112

2

vitis 설치 관련 질문 있습니다!

1

107

2

FPGA 공식문서 읽는법

1

110

2

보드 추가의 클릭창이 없습니다.

1

79

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

95

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

115

1

Vitis 코드 작성

1

137

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

312

3

[9장 led 점등 시간 제어 불가]

1

90

2

Platform Invalid 오류

1

161

3

WSL 설치 관련 문의드립니다!!

1

112

2

Vivado 툴, 파일 질문드립니다!

1

175

2

9장 LED 점등 안됨

1

126

3

Edit in IP Packager 이후에

1

98

1

Fpga 로직

1

103

2

pmu-fw is not running

1

142

2

Create Project에 대해서 궁금해요

1

99

2

장치관리자 USB 포트

1

115

2

FPGA 7장 AXI_LITE I/F질문

1

93

1

bram mover에서 합성할때

1

85

2

타이밍 위반 질문

1

85

2