부팅질문있습니다
178
작성한 질문수 3
외국 사이트 여러개 뒤져 보다가 YOLO 관련해서 FPGA로 만든 아키텍쳐가 있더라고요. 버전은 다르지만 잘 조정해서 HLS 합성도 다하고 검증도 다해서 됐다 싶었는데 데이터 옮길 떄 weight까지는 잘 옮겨 지는데 input데이터가 옮겨지다가 데이터가 끊기는거 같더라고요. ILA로 검증도 해봤는데 streaming data가 TLAST가 트리거에 안잡히더군요. 코드가 input data와 weight data 합하면 어림잡아 95MB정도 되는데 Micro usb로 부팅할 때 데이터 제약 같은게 있나요? 지금 부팅 방법이 문제같아서 sd카드로 해볼까 생각중인데 부팅 용량에대해 제가 아는게 없어서요... 이렇게 질문해봅니다 맛비님
답변 1
0
안녕하세요 :)
다음 링크에서 공지드렸던 것처럼, 개인 공부 질문은 정중히 거절하고 있습니다...만
적어드린 정보로만 유추해서 답변을 드립니다. (저도 잘 모르겠어요)
데이터 옮길 떄 weight까지는 잘 옮겨 지는데 input데이터가 옮겨지다가 데이터가 끊기는거 같더라고요.
weight 와 input data 를 옮기는 방법이 동일하다면, weight 는 되고, input 은 안되고의 문제는 발생하기 어려울 것 같아요.
ILA로 검증도 해봤는데 streaming data가 TLAST가 트리거에 안잡히더군요.
AXI Stream 의 TLAST 신호를 어떻게 사용하고 계신지는 모르겠습니다.
필요에 따라서, Valid, ready, data 이렇게 3개만 필수적으로 사용합니다. (나머지 신호는 안써도 동작시킬 수 있다는 뜻.) 만약에 TLAST 가 중요하다면, 어떻게 사용되어야 하는지 파악하시는게 필요해보입니다.
코드가 input data와 weight data 합하면 어림잡아 95MB정도 되는데 Micro usb로 부팅할 때 데이터 제약 같은게 있나요? 지금 부팅 방법이 문제같아서 sd카드로 해볼까 생각중인데 부팅 용량에대해 제가 아는게 없어서요...
용량 제약이 있는지는 잘 모르겠습니다. (95MB 가 그렇게 큰 숫자는 아닌데..)
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
51
2
UART0, 1 중 선택
1
83
2
datamoverbram모듈질문
1
84
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
113
2
vitis 설치 관련 질문 있습니다!
1
108
2
FPGA 공식문서 읽는법
1
111
2
보드 추가의 클릭창이 없습니다.
1
81
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
95
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
138
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
313
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
161
3
WSL 설치 관련 문의드립니다!!
1
113
2
Vivado 툴, 파일 질문드립니다!
1
175
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
104
2
pmu-fw is not running
1
142
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
115
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
85
2