강의

멘토링

커뮤니티

인프런 커뮤니티 질문&답변

wldbsghks1212님의 프로필 이미지
wldbsghks1212

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 13장] AXI4-Lite I/F 를 사용하여 Register 가 아닌 메모리에 Write / Read 해보기 - 실습편

myip_s00 모듈에서 case문 질문이요!

작성

·

267

1

chapter.13 myip_v1_0_S00_AXI
모듈내에서 case문을 이용시 axi_awaddr의 특정비트를
확인하는걸로 이해했습니다. 근데 모듈내에서 파라미터로
OPT_MEM_ADDR_BITS가 1로 설정되있는데 이 경우에
case문에서 axi_awaddr[2+1:2] 이 되어서 비트두개밖에
못보지않나요??( case를 4개만 사용할 수 있다??)
16개의 레지스터를 이용하기 위해서는 OPT_MEM_ADDR_BITS를 3으로 설정하여야 하는건지 아니면 이번lab에서는 레지스터
3번까지 사용하니 필요하지않은건지
제가 놓친부분이 있는건지 궁금하네요.

답변 1

1

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

알고계신 내용이 맞구요. 

case문에서 axi_awaddr[2+1:2] 이 되어서 비트두개밖에
못보지않나요??( case를 4개만 사용할 수 있다??)
네 알고 계신대로, [3:2] 니까, 2 bit 할당이 되었죠.
그럼 경우의 수는 00, 01, 10, 11 이고 4개의 case 를 사용할 수 있습니다.
그 의미로 이해해주시면 될 것 같아요. :)
 
case 내부에서
16개가 적혀있긴 하지만, 실 사용은 4개만 하고 있구요.
이 부분은, 질문자님께서 아직 16장까지 못가셔서 ㅎㅎ
위 그림은 16장의 코드이구요. 1 -> 3으로 늘립니다 .
 
결론은 알고 계신 내용이 맞아요.
 
즐공하세요 :)
 

 

wldbsghks1212님의 프로필 이미지
wldbsghks1212

작성한 질문수

질문하기