fpga 배열 관련 질문입니다.
325
작성한 질문수 1
안녕하세요. 강의 보고 개인적으로 이것저것 해보고 있습니다.
온도테이블이나 crc 테이블을 만들어 놓고 사용해야하는데,
C언어의 아래 배열 처럼 자료를 만들어 놓고 쓸 수 는 없나요?
zynq에서는 어떤 방식으로 처리해야 좋을지 모르겠습니다.
const unsigned char a[10] = { 1,3,5,7,9,2,4,6,8,10};
답변 2
1
안녕하세요.
답변감사합니다.
배열 값을 쉽게 수정하고 싶었어요.
파일을 만드니까 배열값을 적어 놓기가 수월하네요.
아래 블로그도 참조했습니다.
https://aifpga.tistory.com/m/entry/Verilog-HDL-QA-2-readmemh-%EC%9D%98-%EC%82%AC%EC%9A%A9%EB%B0%A9%EB%B2%95%EA%B3%BC-%EC%82%AC%EC%9A%A9%EC%B2%98
0
안녕하세요 :)
공지에 적혀있지만, 개인 과제나 문법관련 질문은 받지 않고 있어요. (따로 공부할 수 있는 영역이기에..) 미리 양해를 부탁드립니다.
https://www.inflearn.com/news/312951
Verilog 문법중에, Vector 와 Array 로 처리가 가능하구요. 다음 링크를 참고하시면 답이 되실 것 같아요.
https://www.chipverify.com/verilog/verilog-arrays
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
51
2
UART0, 1 중 선택
1
84
2
datamoverbram모듈질문
1
84
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
113
2
vitis 설치 관련 질문 있습니다!
1
108
2
FPGA 공식문서 읽는법
1
111
2
보드 추가의 클릭창이 없습니다.
1
82
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
95
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
138
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
313
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
161
3
WSL 설치 관련 문의드립니다!!
1
113
2
Vivado 툴, 파일 질문드립니다!
1
175
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
104
2
pmu-fw is not running
1
143
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
115
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
85
2