SW에서 필요한 메모리
237
유승재
작성한 질문수 18
1
안녕하세요,
1. 수업 [FPGA 19장] 10:50 경
4byte*4096*2ea = 32768byte + (추가 malloc 16384 byte) 이라는 자막이 등장하는데, 32768byte는 어디서 기인하는지 이해를 하였는데, 여기서 (추가 malloc 16384 byte)는 어디서 갑자기 생긴 건지 별다른 설명이 없어서 이 부분이 궁금합니다.
2. 또한 lscript에서 stack size와 head size를 더 크게 변경해주는데 이때 다루는 메모리 영역은 PS 영역인가요? PL 영역인가요? (arm 칩이겠죠...?)
3. 또한 lscript에서 stack size와 head size를 더 크게 변경해주는데 그 limit, 혹은 한도가 존재할텐데 그 제한점은 어디서 확인할 수 있으며, 만약 그 메모리가 부족하다면, 더 추가할 수 있는지 궁금합니다.
감사합니다.
답변 1
0
안녕하세요 :)
1. 수업 [FPGA 19장] 10:50 경
4byte*4096*2ea = 32768byte + (추가 malloc 16384 byte) 이라는 자막이 등장하는데, 32768byte는 어디서 기인하는지 이해를 하였는데, 여기서 (추가 malloc 16384 byte)는 어디서 갑자기 생긴 건지 별다른 설명이 없어서 이 부분이 궁금합니다.
malloc 이 총 3개가 되어 있구요.
- hw+sw (32768)
- write_buf (16384)
이렇게 이해해주시면 될 것 같아요.
2. 또한 lscript에서 stack size와 head size를 더 크게 변경해주는데 이때 다루는 메모리 영역은 PS 영역인가요? PL 영역인가요? (arm 칩이겠죠...?)
Yes (PS)
3. 또한 lscript에서 stack size와 head size를 더 크게 변경해주는데 그 limit, 혹은 한도가 존재할텐데 그 제한점은 어디서 확인할 수 있으며, 만약 그 메모리가 부족하다면, 더 추가할 수 있는지 궁금합니다.
해당 부분은 저도 자세히는 모르지만, 문서를 찾아보니까. (firmware 엔지니어 분이 잘 아실 것 같긴하네요)
PS 가 접근 가능한 최대 메모리는 크기는 1GB 일 것 같아요.
정답은 아닙니다 ㅎ 그럴 것 같다? 수준의 확신이에요.
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
51
2
UART0, 1 중 선택
1
83
2
datamoverbram모듈질문
1
84
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
112
2
vitis 설치 관련 질문 있습니다!
1
107
2
FPGA 공식문서 읽는법
1
110
2
보드 추가의 클릭창이 없습니다.
1
79
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
95
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
137
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
312
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
161
3
WSL 설치 관련 문의드립니다!!
1
112
2
Vivado 툴, 파일 질문드립니다!
1
175
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
103
2
pmu-fw is not running
1
142
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
114
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
85
2