디버깅 관련 재질문입니다.
253
작성한 질문수 86
답변 1
1
안녕하세요 :)
회로의 구성은 설계자가 잘 알고 계셔야 겠죠? (가장 중요)
input 이 있으면 로직을 거쳐서 ouput 을 만듭니다.
y = f(x); 의 원리입니다.
잘못된 output 을 만드는 원인은
1. 잘못된 input
2. 잘못된 logic
겠지요.
1 번과 2 번의 작업을 반복하시면서, 디버깅 하라는 의미였습니다.
즐공하세요 :)
ps. 지우셨지만 추가 답변 드립니다.
원하시는 디버깅 도구는, vivado 에서 제공하는 ILA 와 VIO 와는 다릅니다.
ILA 는 실제 FPGA 동작중의 값을 dump 받기 위한 logic tool 입니다.
VIO 는 실제 FPGA 에 값을 전달하기 위한 logic tool 입니다.
0
엄청나게 대단한? 디버깅이란건 없는 것 같아요. 그래도.. 돈이 좋다고.. 유료 tool이 실제 유용합니다. 대략.. 디버깅 능력에 50% 정도 향상..? 하지만 유료 tool 이 없다고 디버깅을 못한다 는 아닌 것 같아요 :)
가장 중요한건,
훈련? 을 통한 숙련과 본인 로직에 대한 이해만 있다면, 충분히 빠르게? 디버깅 할 수 있다 생각됩니다. 현업가시면, 퇴사자가 설계한 로직이 아닌한, 디버깅은 설계자가 합니다.
많이 실수해보시고 찾아보시고 과정을 거치시면, 고인물..? 이 되어 있으실 겁니다.
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
51
2
UART0, 1 중 선택
1
83
2
datamoverbram모듈질문
1
84
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
112
2
vitis 설치 관련 질문 있습니다!
1
107
2
FPGA 공식문서 읽는법
1
110
2
보드 추가의 클릭창이 없습니다.
1
79
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
95
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
137
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
312
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
161
3
WSL 설치 관련 문의드립니다!!
1
112
2
Vivado 툴, 파일 질문드립니다!
1
175
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
103
2
pmu-fw is not running
1
142
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
115
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
85
2