inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 7장] HW IP 를 제어하기 위한 AXI4-Lite Interface 이해하기 - 코드리뷰편

AXI : Outstanding에 대해서 알고 싶습니다!

358

Taiwan

작성한 질문수 14

1

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
 
안녕하세요 맛비 선생님 강의 잘 듣고 있습니다 , 8:45 쯤에 소개 해주신 Outstanding 관련 링크 부탁드립니다.
 
감사합니다.

fpga 임베디드

답변 1

1

설계독학맛비

안녕하세요 :) 

강의를 수정해서, 하단에 링크를 추가하였습니다.

좋은 질문 감사드립니다. 아직 부족하지만 보완하면서 완성 중 입니다.

즐공하세요 :)

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

51

2

UART0, 1 중 선택

1

83

2

datamoverbram모듈질문

1

84

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

112

2

vitis 설치 관련 질문 있습니다!

1

107

2

FPGA 공식문서 읽는법

1

110

2

보드 추가의 클릭창이 없습니다.

1

80

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

95

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

115

1

Vitis 코드 작성

1

137

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

312

3

[9장 led 점등 시간 제어 불가]

1

90

2

Platform Invalid 오류

1

161

3

WSL 설치 관련 문의드립니다!!

1

112

2

Vivado 툴, 파일 질문드립니다!

1

175

2

9장 LED 점등 안됨

1

126

3

Edit in IP Packager 이후에

1

98

1

Fpga 로직

1

103

2

pmu-fw is not running

1

142

2

Create Project에 대해서 궁금해요

1

99

2

장치관리자 USB 포트

1

115

2

FPGA 7장 AXI_LITE I/F질문

1

93

1

bram mover에서 합성할때

1

85

2

타이밍 위반 질문

1

85

2