inflearn logo
강의

강의
N
챌린지

챌린지
멘토링

멘토링
N
클립

클립
로드맵

로드맵
지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 10장] FSM 기본코어 IDLE -> RUN -> DONE 모듈을 FPGA 에 올려보기 HW Sleep 함수 구현 (PS <-> PL 간의 통신 방법 익히기2) - 실습편

FSM 코드 리뷰 중 질문드립니다

해결된 질문

469

유승재

작성한 질문수 18

2

안녕하세요,
 
fsm_counter_test 코드 리뷰 중 의문점이 생겨 질문 드립니다.
 
line81 ~line87을 보시면 o_done을 always 문 안에서 값을 넣어주고 있습니다.
 
그러나 line90 ~ line91을 보면 o_idle, o_running의 경우 단순히 assign을 통해서 값을 넣어주고 있습니다.
 
이 둘의 차이는 어디로부터 기인한 것인가요?
 
assign o_done = (c_state == S_DONE)
으로 하면 안되는 이유가 있나요? 코드를 쭉 리뷰해봐도 이부분에 대한 clue를 잡기가 어렵네요.
 
감사합니다.
 

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

일부로!! 두가지 타입을 보여드린거에요. (의도된 코딩이었습니다 ㅎ)

Function 은 두 coding 스타일이 동일하구요.

합성결과도 차이가 없다. 라고 생각하는데, 혹시 궁금하시면, 돌려보시는 것도 도움이 되실꺼에요.

즐공하세요 :)

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

51

2

UART0, 1 중 선택

1

84

2

datamoverbram모듈질문

1

84

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

113

2

vitis 설치 관련 질문 있습니다!

1

109

2

FPGA 공식문서 읽는법

1

111

2

보드 추가의 클릭창이 없습니다.

1

82

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

95

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

115

1

Vitis 코드 작성

1

138

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

313

3

[9장 led 점등 시간 제어 불가]

1

90

2

Platform Invalid 오류

1

161

3

WSL 설치 관련 문의드립니다!!

1

113

2

Vivado 툴, 파일 질문드립니다!

1

175

2

9장 LED 점등 안됨

1

126

3

Edit in IP Packager 이후에

1

98

1

Fpga 로직

1

104

2

pmu-fw is not running

1

143

2

Create Project에 대해서 궁금해요

1

99

2

장치관리자 USB 포트

1

115

2

FPGA 7장 AXI_LITE I/F질문

1

93

1

bram mover에서 합성할때

1

85

2

타이밍 위반 질문

1

85

2