inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 3장] FPGA Chip 제품군의 특징과 Zynq Architecture 를 이해해보자. - 이론편

현업에서는 어떤 보드를 사용하는지 궁금합니다

1084

유승재

작성한 질문수 18

1

안녕하세요, 수업 잘 듣고 있습니다.
 
강의자분께서 AI HW 현업에 계신 것으로 알고 있는데,
 
1)실제 현업에서는 어떤 보드를 사용하는지 궁금합니다.
 
2)zyqn가 현업에서 많이 안쓰인다고 언급해주셨는데, 그 이유가 비싸다는 금액적인 이유뿐인지 아니면 다른 이유가 있는지 궁금합니다.
 
3)비디오 CNN의 처리의 경우, 현재 강의에서 사용되는 Zybo Z7 -20 으로도 충분히 돌릴 수 있는지, 아니면 실제 현업에서는 Zybo Z7 -20보다 더 높은 성능의 FPGA를 사용하는지 궁금합니다!
 
4) 만약 더 좋은 성능의 FPGA를 현업에서 사용한다면, 금액적으로 비싼텔데 그렇다면 금액적인 이유로 Zyqn를 사용하지 않는다는게 되돌아 이해가 가지 않아 궁금하여 문의 드립니다.
 
감사합니다.

임베디드 fpga

답변 1

1

설계독학맛비

안녕하세요 :)

비디오 CNN 을 상업용 수준으로 돌리시려면 Zybo Z7 20 으로는 많이 부족하구요. 

(Zybo Z7 20 은 공부용! 으로 선택했어요. 제대로 Zybo Z7 20 만 다루실 줄 안다면 제가 아래 적어드리는 FPGA 를 사용하시는데 큰 불편함을 없을꺼에요.)

더 좋은 FPGA 를 사용합니다.

현재는 Cloud FPGA Target 으로 Alveo Card 시리즈를 사용해요.

https://www.xilinx.com/products/boards-and-kits/alveo.html

그리고 AWS 의 f1 instance, Azure 의 np 시리즈도 사용합니다. (cloud fpga)

예전 현업에서는 검증용 FPGA 를 주로 써왔는데, HAPS 라고 부르는 검증 보드를 주로 사용했어요.

제가 적어드린 키워드로 검색하시면 많은 정보가 나올거에요.

즐공하세요 :)

 

0

유승재

답변 감사합니다.

 

마지막으로 추가적인 궁금증이 있어 문의드립니다.

 

1) 만약 Xilinx board store에 없는 FPGA로는 이 수업을 따라 갈 수 없나요? 제가 가지고 있는 fpga (제조사: opal kelly)는 artrix-7 칩을 가지고 있는데  수업을 따라가다보니 ip block 생성에서 clock 생성 관련 ip를 찾을 수 없더라구요... 

2) vivado 에서 기본으로 제공하는 board file 없이도 가지고 있는 보드를 이용해 board file을 작성하고 수업을 따라갈 수는 없나요? (microblaze를 이용한다는 가정 하에)

 

물론 이후 수업 수강을 위해 zybo 구매를 한 상태이긴 합니다...

 

감사합니다.

0

설계독학맛비

안녕하세요

1,2, 번의 답은 "할 수 있다" 입니다. 하지만 "개인의 경험에 따라 그 여부가 결정된다" 이구요. 실제로 제 강의에서 microblaze 로 하시는 분이 계시긴 하네요.

https://inf.run/ecGx

개인적으로 자신이 없으시다면, zybo 를 구매하셨다고 하니 zybo 를 추천드립니다.  제 강의의 focus 는 HW 설계입니다.

microblaze 인지 Zynq 의 PS 인지, 이 부분은 크게 중요하지 않다 생각해요.

즐공하세요 :)

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

46

2

UART0, 1 중 선택

1

80

2

datamoverbram모듈질문

1

82

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

110

2

vitis 설치 관련 질문 있습니다!

1

101

2

FPGA 공식문서 읽는법

1

108

2

보드 추가의 클릭창이 없습니다.

1

78

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

95

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

114

1

Vitis 코드 작성

1

137

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

309

3

[9장 led 점등 시간 제어 불가]

1

90

2

Platform Invalid 오류

1

159

3

WSL 설치 관련 문의드립니다!!

1

112

2

Vivado 툴, 파일 질문드립니다!

1

174

2

9장 LED 점등 안됨

1

125

3

Edit in IP Packager 이후에

1

96

1

Fpga 로직

1

100

2

pmu-fw is not running

1

140

2

Create Project에 대해서 궁금해요

1

97

2

장치관리자 USB 포트

1

112

2

FPGA 7장 AXI_LITE I/F질문

1

93

1

bram mover에서 합성할때

1

84

2

타이밍 위반 질문

1

84

2