inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 5장] LED 깜박이기 (PL 영역을 사용해보자 + Clock Frequency 를 이해하고 계신가요?) - 실습편

build 문의 드립니다.

625

Junho Kim

작성한 질문수 3

1

wsl 에서 build 가 안되서 문의 드립니다. (8:55부분)
아래 링크의 유튜브 내용 보고 wsl / vivado 설치했고,
vivado 까지 잘 동작 하는데, build가  되지 않는데요.. 
조치사항 알 수 있을까요?? 
 
https://www.youtube.com/watch?v=BdtaSQs0RLQ
https://www.youtube.com/watch?v=4qwAEJ_3-8o
 
 

임베디드 fpga

답변 3

1

김영중

도움 됐습니다 감사합니다~

1

Junho Kim

안녕하세요 ^^;

답변 감사합니다~

말씀 해주신 것 처럼 실행 파일 권한 부여 하고 했는데, 안되서 build 파일 열어서 한줄씩 실행 시켜보니 vivado simulation이 동작 했습니다.. 

이걸 닫고 다시 ./build 실행하니.. 이상하게 이번에는 실행되네요.. ^^;;;;; ㅋ 왜그런지는 잘 모르겠는데.. 일단 동작 하니..

0

설계독학맛비

현상만 봤을때는 저도 잘.. ㅠㅠ

잘되서 다행이네요.

즐공하세요 :)

0

설계독학맛비

안녕하세요 :)

올려주신 그림의 build 와 clean 파일에 실행 권한이 없어서 그런 것 같아요.

실행 권한이 있다면, "녹색" 으로 표시됩니다.

그래서 실행권한을 추가하시면 됩니다.

chmod +x build

chmod +x clean

그 다음 따라해보세요.

파일 복사하는 과정에서 권한 설정이 날아간 것 같아요.

다른 폴더도 그럴 가능성이 높은데, 불편하시더라도 지금 올려주신거 참고해서 해결하시면 됩니다.

즐공하세요 :)

UART0, 1 중 선택

1

51

2

datamoverbram모듈질문

1

63

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

96

2

vitis 설치 관련 질문 있습니다!

1

84

2

FPGA 공식문서 읽는법

1

95

2

보드 추가의 클릭창이 없습니다.

1

70

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

81

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

106

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

290

3

[9장 led 점등 시간 제어 불가]

1

81

2

Platform Invalid 오류

1

145

3

WSL 설치 관련 문의드립니다!!

1

96

2

Vivado 툴, 파일 질문드립니다!

1

150

2

9장 LED 점등 안됨

1

109

3

Edit in IP Packager 이후에

1

82

1

Fpga 로직

1

89

2

pmu-fw is not running

1

126

2

Create Project에 대해서 궁금해요

1

89

2

장치관리자 USB 포트

1

98

2

FPGA 7장 AXI_LITE I/F질문

1

89

1

bram mover에서 합성할때

1

77

2

타이밍 위반 질문

1

78

2

rvalid 초기화

1

66

2