delay 질문.
안녕하세요 맛비님!
data mover bram... 정말 어려웠습니다.. 하하..
궁금한 점이 생겨서 질문 드립니다!
delay가 생기는 지점(?) 이라고 표현을 해야할까요? 잘 모르겠지만..
저장공간에서 값을 읽거나 쓰게되는 것 처럼 사용하게 될 때
delay는 무조건 생기게 되는건가요??
곱셈 코어에서도 값을 읽어오고 계산을 하는 결과값을 확인하는 부분에
delay 가 생기는 것을 확인했는데 제가 이해한게 맞을까요??
그리고 현업에서 delay 가 생길 수 있는 예시로는 또 뭐가 있을까요??
delay 의 가장 큰 이유? 원인? 도 궁금합니다.. 질문이 너무 많은가요?? ㅠㅠ
항상 감사드립니다.
추가적으로 결과 값이 concatenation 된다고 하면 결과 값이 111 123 이렇게 나온다면
저장 될때는 111123 으로 저장되는게 맞을까요??
답변 1
1
안녕하세요 :)
latency 를 Delay 로 치환해보면,
먼저 우리가 설계하는 99% 이상의 모듈은 Sequential logic 입니다.
그 안에, 존재하는 것이 Delay 를 만들 수 있는 소자들이고, 대표적으로 F/F 이죠.
delay가 생기는 지점(?) 이라고 표현을 해야할까요? 잘 모르겠지만..
저장공간에서 값을 읽거나 쓰게되는 것 처럼 사용하게 될 때
delay는 무조건 생기게 되는건가요??
내부 모듈에 Sequential logic base 로 저장 소자가 존재한다면 무조건 생깁니다.
곱셈 코어에서도 값을 읽어오고 계산을 하는 결과값을 확인하는 부분에
delay 가 생기는 것을 확인했는데 제가 이해한게 맞을까요??
내부 모듈은 Sequential logic base 이고, F/F 이 존재합니다. 그래서 있습니다.
그리고 현업에서 delay 가 생길 수 있는 예시로는 또 뭐가 있을까요??
delay 의 가장 큰 이유? 원인? 도 궁금합니다.. 질문이 너무 많은가요?? ㅠㅠ
우리가 설계하는 99% 이상의 모듈은 Sequential logic 입니다.
추가적으로 결과 값이 concatenation 된다고 하면 결과 값이 111 123 이렇게 나온다면
저장 될때는 111123 으로 저장되는게 맞을까요??
맞습니다.
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
52
2
UART0, 1 중 선택
1
85
2
datamoverbram모듈질문
1
85
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
113
2
vitis 설치 관련 질문 있습니다!
1
109
2
FPGA 공식문서 읽는법
1
111
2
보드 추가의 클릭창이 없습니다.
1
82
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
95
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
138
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
314
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
161
3
WSL 설치 관련 문의드립니다!!
1
113
2
Vivado 툴, 파일 질문드립니다!
1
176
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
104
2
pmu-fw is not running
1
143
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
116
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
85
2





