PS 를 통한 PL 제어, 상태 확인까지!!
너무 신기합니다!! 맛비님... 대박이에요..
그러던 중 급 궁금한 점이 생겨서 질문드립니다!
이렇게 PS를 통해 PL제어와 상태확인의 방법으로 FPGA를 이용한 IP 검증도 이루어지는 건가요??
아니면 IP 설계를 검증하는 방법은 아예 다른건가요??
답변 2
1
안녕하세요 :)
벌써 8장까지!!!!
PS 와 PL 은 Zynq 에 있는 개념이구요.
Zynq 가 아닌, 다른 FPGA 에는 PS 가 없어요.
그러면 PS 의 역할을 누가 하느냐, 바로 PC 가 해요.
PC 와 FPGA 는 다양한 I/F 를 사용해서 연결하는데, 예를들면, Jtag, PCIe 같은 I/F 를 사용합니다. (용어를 모르시면 검색)
"현업에서 검증하는 방법을 PS 대신 PC 로 치환하셔서 이해하셔도 무방합니다."
이렇게 PS를 통해 PL제어와 상태확인의 방법으로 FPGA를 이용한 IP 검증도 이루어지는 건가요??
아니면 IP 설계를 검증하는 방법은 아예 다른건가요??
네, 다음과 같은 방법으로 검증해요. (회사마다 약간의 차이는 있겠지만)
1차 검증은 Simulation 을 통해서 하지만, 어느정도 검증이 되었다면 직접 FPGA 에 올려서 검증을 하구요. 영상에서 소개해드린 방법으로 검증을 합니다. PS 의 결과 == PL 의 결과가 같아야 겠죠?
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
51
2
UART0, 1 중 선택
1
83
2
datamoverbram모듈질문
1
83
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
112
2
vitis 설치 관련 질문 있습니다!
1
107
2
FPGA 공식문서 읽는법
1
110
2
보드 추가의 클릭창이 없습니다.
1
79
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
95
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
137
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
312
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
161
3
WSL 설치 관련 문의드립니다!!
1
112
2
Vivado 툴, 파일 질문드립니다!
1
175
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
102
2
pmu-fw is not running
1
142
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
113
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
85
2