시뮬레이션 질문입니다.
맛비님 안녕하세요! FPGA도 열심히 공부하러 왔습니다.
궁금하게 있어서 질문드립니다.
simulation 상에서 많은 횟수가 필요해서 너무 오래걸리거 같아 시뮬레이션을 XSIM_MATBI 로 따로 정의해서 사용한 건 알았습니다.
근데 제가 리눅스 상에서 돌리지 않고 vivado를 직접켜서 design 소스 추가 하고 sim 소스 추가 하고 constraints 까지 마스터로 추가 시켜서 시뮬레이션을 실행했는데 LED 값에 변화가 안나타나는 것 같습니다.
이렇게 실행하려면 if 문에서 정의하신 부분을 지우고 실행시켜야 하나요??
답변 3
2
안녕하세요 :)
FPGA 도 즐공? 중이시군요!
XSIM_MATBI 라는 Define 이 정의가 되면, count 수를 줄여서 Simulation 이 진행돼요.
그 부분이 제가 드린 환경에는 있었구요.
이 Define 을 만드신 GUI Vivado project simulation 에서도 동일하게 전달해주셔야 합니다.
다음 링크 참고 부탁드려요. 즐공하세요 :)
1
맛비님이 주신 링크 연결 안되시는분들은 요링크로 들어가보세요!
https://support.xilinx.com/s/feed/0D52E00006hpasISAQ?language=en_US
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
51
2
UART0, 1 중 선택
1
83
2
datamoverbram모듈질문
1
83
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
112
2
vitis 설치 관련 질문 있습니다!
1
107
2
FPGA 공식문서 읽는법
1
110
2
보드 추가의 클릭창이 없습니다.
1
79
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
95
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
137
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
312
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
161
3
WSL 설치 관련 문의드립니다!!
1
112
2
Vivado 툴, 파일 질문드립니다!
1
175
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
102
2
pmu-fw is not running
1
142
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
113
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
85
2