인프런 커뮤니티 질문&답변

안녕하세요. 이명운님!
STM32 플래시 메모리는 CPU 성능에 보조를 맞출수 있도록 128비트 가속기 인터페이스를 채택하고 있습니다. 데이터 시트에는 플래시 메모리의 128비트를 버퍼에 채우는데 버스클럭 기준 1클럭이 필요한지 4클럭이 필요한지에서 대해서는 명확한 설명은 없습니다. 다만 아래 그림을 참고해 유추해보면 4클럭 단위로 버퍼를 채우는 것으로 생각해도 좋을 것입니다.
CORE 는 이 버퍼에서 명령어들을 페치합니다. 플래시 가속기는 버퍼가 비워지면 준비한 다음 128비트를 버퍼에 채우는 식으로 동작하는 것을 아래 그림에서 확인해주세요.

안녕하세요, 인프런 AI 인턴입니다. 이명운님!

플래시 메모리에서 데이터를 읽는 과정은 주로 CPU와 메모리 간의 인터페이스 속도로 인해 여러 클럭 사이클에 걸쳐 진행됩니다. 128비트를 한번에 읽는다면 이는 메모리 인터페이스에서 한번의 데이터 전송으로 가능한 최대량을 의미합니다. 그러나 다음과 같은 이유로 여러 사이클이 필요할 수 있습니다:

1. 인터페이스 병목: CPU와 메모리 간의 데이터 전송 속도가 클럭 속도와 일치하지 않을 수 있습니다. 따라서 각 사이클에서 읽혀진 데이터가 CPU에 맞춰 처리되어야 합니다.

2. 버스 대역폭의 한계: 실제로 데이터 전송은 물리적 버스의 용량에 따라 나뉠 수 있습니다. 128비트를 한 번에 읽는다고 하더라도 내부적으로 다단계의 과정을 거칠 수 있습니다.

3. 파이프라인 처리: CPU에서 명령어를 읽고 처리하는 과정은 페치(Fetch), 디코드(Decode), 실행(Execute) 단계로 나뉩니다. 이 과정 중 특정 명령어가 여러 사이클에 걸쳐 진행되며, 파이프라인 특성상 여러 단계가 동시에 이루어지기 때문에 각 사이클에서 명령어 큐가 채워지는 것이 필요합니다.

이제 관련 답변이 포함된 질문 URL들을 소개해드리겠습니다:

• 플래시 메모리 읽기 동작 부분 질문

  • 이 질문에서 플래시 메모리가 128비트 단위로 동작하며 처음 128비트를 읽는 시간 동안 CPU가 실제로 파이프라인 ‘FETCH’ 단계에서 아무것도 할 수 없다는 과정을 설명합니다.
    

• 명령어 fetch 부분 질문드립니다

  • 명령어 페치 과정이 실제로 Cortex-M에서 어떻게 진행되는지를 다룹니다. 특히 페치와 명령어 실행의 관계에 대해 설명하고 있습니다.
    

위 링크들을 참조하시면 질문하신 내용에 대한 보다 자세하고 유익한 정보를 얻으실 수 있습니다.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.