FPGA 7장 AXI_LITE I/F질문
88
작성한 질문수 1
안녕하세요 🙂
[1. 질문 챕터] : FPGA7장 12분 50초
[2. 질문 내용] : Vivado 2020.2 기준으로 AXI4-Lite interface를 생성하면 맛비님이 강의에서 보여준 ip_repo -> lab7_axi4_lite_1.0 -> hdl -> lab7_axi4_lite_v1_0_S00_AXI.v 파일을 열어보면 코드가 약 400줄 내외로 적혀있는것을 확인할 수 있습니다. 저는 지금 2025.1 버전 Vivado를 사용하고 있고, 제가 IP를 생성해서 확인해 봤을땐 AXI4-Lite의 Interface가 약 300줄로 생성이 되고 있습니다. 혹시 비바도 버전이 진화함에 따라 AXI4-Lite 의 코드 줄 수가 간소화 되어 제가 300줄로 뜨는게 잘 맞게 뜨는 것인지, 아니면 잘못 나오고 있는건지 궁금해서 질문 남겼습니다!
답변 1
0
안녕하세요 🙂
버전이 변경되면, 그에따른 IP 의 코드 에도 변화가 있을 것 같아요.
그래도 IP 가 내포하고 있는 동작은 동일하지 않을까 라는 생각은 있고요.
따라서 강의를 따라오시는데 문제는 없을 것으로 예상됩니다.
즐공하세요!
UART0, 1 중 선택
1
43
2
datamoverbram모듈질문
1
59
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
95
2
vitis 설치 관련 질문 있습니다!
1
83
2
FPGA 공식문서 읽는법
1
94
2
보드 추가의 클릭창이 없습니다.
1
69
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
80
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
104
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
284
3
[9장 led 점등 시간 제어 불가]
1
80
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
148
2
9장 LED 점등 안됨
1
108
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
88
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
97
2
bram mover에서 합성할때
1
75
2
타이밍 위반 질문
1
75
2
rvalid 초기화
1
60
2
테스트 벤치 이슈
1
75
2