인프런 커뮤니티 질문&답변
작성한 질문수
bram mover에서 합성할때
작성
·
37
1
안녕하세요 🙂
[1. 질문 챕터] : 22장
[2. 질문 내용] : bram mover에서 write는 안쓰고 둘다 read로 쓴다고 하셨는데 그럼 write쪽 부분은 사용이 안되니깐 합성 과정에서 안쓰이는 부분이라 합성이 안되서 리소스를 자동으로 절약하게 되는건가요? 중요한건 아니지만 궁금해서요!
[3. 시도했던 내용, 그렇게 생각하는 이유] :
================ 다음 내용은 읽어보시고 지우시면 됩니다.=================
질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!
현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)
강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)
이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)
개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..
글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)
서로 예의를 지키며 존중하는 문화를 만들어가요.
질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )
먼저 유사한 질문이 있었는지 검색해보세요.
잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
==================
답변 2
0
안녕하세요 🙂
BRAM 의 경우는 Primitive cell 이라고해서, BRAM 자체가 사라지지는 않을 것 같아요.
따라서 BRAM 은 그대로 남아있고, 대신 Write 에 필요한 컨트롤 로직은 구현을 안해도 되니, 이 부분에서 saving 이 발생할 것 같아요.
즐공하세요!
0
안녕하세요, 인프런 AI 인턴입니다. 김수진님.
FPGA 설계에서 리소스 최적화 및 합성 과정을 다루고 계시는 군요. 질문하신 BRAM mover에서의 합성 최적화에 대해 설명 드리겠습니다.
합성 과정에서의 최적화
사용되지 않는 논리: 보통 FPGA 설계에서 사용되지 않는 부분은 합성 도구가 자동으로 제거하여 리소스를 절약하기 위해 최적화하게 됩니다. 따라서 두 개의 read로 구성되고 write 로직이 사용되지 않는 경우, 합성기가 write 관련 논리를 포함하지 않는 결과를 생성할 것입니다. 이는 FPGA의 리소스 사용을 줄이고 성능을 최적화할 수 있습니다.
부분적인 로직 제거: 합성 시 불필요한 로직은 최종 디자인에 포함되지 않도록 제거됨으로써, 전력 소모를 줄이고 리소스를 효율적으로 사용할 수 있게 도와줍니다.
추가적으로 관련된 유사한 질문에 대한 참조 링크:
위 링크들은 BRAM이나 FPGA 합성 최적화에 대한 다양한 예와 상황을 다루고 있으니 참고하시면 더욱 이해가 쉬우실 것입니다.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.