환경 세팅
140
작성한 질문수 6
안녕하세요 🙂
[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.
[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂
[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.)
================ 다음 내용은 읽어보시고 지우시면 됩니다.=================
[1. 질문 챕터] : 9분 5초 [FPGA 5장] LED 깜박이기 (PL 영역을 사용해보자 + Clock Frequency 를 이해하고 계신가요?) - 실습편
[2. 질문 내용] : UBUNTU 및 WSL재설치 및 초반 환경세팅 필수인가요?
[3. 시도했던 내용, 그렇게 생각하는 이유] : 안녕하세요! Verliog1 강좌 수강 후 용량이 부족하여 새로운 컴퓨터에서 수강 진행하며 FPGA의 경우Widows에서 Vivado와 vitis를 깔아서 진행한다고 하셔서 위와 같이 진행중입니다. 혹시 Ubuntu와 WSL파일을 또 새로 깔아서 verilog1때 했던 세팅을 똑같이 진행해야지만 실습 진행이 가능한가요? 용량을 너무 많이 잡아먹어서 이거 역시 깔면 다른 프로그램 나중에 필요할 때 이용못할까봐 피하고 싶어서 그렇습니다.
답변 1
0
안녕하세요 🙂
FPGA 는 Windows 기반에서 진행해서 WSL 없이 가능해보여요.
강의 내용중에 simulation 을 돌리는 과정이 있을 것 같은데요. 그때는 Verilog S1 을 들었다고 가정해서 만들었어서 당연히 WSL 을 사용했었습니다.
하지만 환경은 환경일 뿐.. 실습코드는 변하지 않기에, 강의와 다른 환경을 사용할 수 있다 하시면 당연히 가능하고요. 맛비 처럼 하고 싶다 하시면 환경을 꾸미시는 것을 추천드려요.
UART0, 1 중 선택
1
50
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
289
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
150
2
9장 LED 점등 안됨
1
109
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
89
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2