block design 업데이트 관련
134
작성한 질문수 6
안녕하세요,
lab13에서 fsm counter를 조금 변형해보려고 하던 중 겪었습니다.
block design에서 사용자 정의 ip를 사용하고 있고, 그 ip를 수정하면 block design에서 해당 ip를 업데이트 할 수 있습니다.
업데이트 후 create wrapper hdl, synthesis를 하면 에러 메세지로 parameter override가 뜨거나 그전에 수정전 rtl code가 업데이트 되지 않은 경우가 있습니다. 그럴 때마다 wrapper.v와 block design을 삭제 후에 다시 처음부터 만들어서 synthesis를 하는데, update를 확실하게 하는 방법이 있을까요?
답변 1
0
안녕하세요 🙂
말씀해주신 upgrade IP 가 IP 를 수정 후 version 을 올리는 과정으로 알고있어요.
찾아보니 tool 버전마다 문서가 따로 존재하긴 하는데, 참고해보시겠어요?
https://docs.amd.com/r/en-US/ug896-vivado-ip/Upgrading-IP
https://docs.amd.com/r/en-US/ug1118-vivado-creating-packaging-custom-ip/Upgrading-Custom-IP
UART0, 1 중 선택
1
51
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
290
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
150
2
9장 LED 점등 안됨
1
109
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
89
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2