inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

7~8장 질문드립니다

321

kaldy00

작성한 질문수 1

1

실습 다 해봤는데, vitis HLS 작성하는건 따로

안알려주시고 코드는 복붙만 하면 되는건가요?

수강 후, 스스로 할 수 있어진다 보단 이 코드가 "있으면" vivado 및 vitis 조작하는 정도만 할 수 있을것 같은데

이런 부분은 실무에서 배워야 하는 건가요?

 

나중에 이러이러한 방식으로 'axi4 lite를 이용하는 경험을 해봤고 이해를 하였다'라고 하기엔 혼자 짤 수가 없으니 무리가 있어 보이는데...

사실 vivado및 vitis 조작 부분에서도 이거 누르고 이거 누르고 하면 된다 하시는데, 그거 말고 다른 옵션을 눌렀을때는 어떻게 되는건지, 또는 예를들어 zynq ip에서 안쓰는 부분이니까 끈다고 하는데 안끄면 무슨일이 일어나는건지처럼 좀더 자세했으면 좋겠어요.. 이 파트에서는 그냥 이런식으로 제어가 가능하고 시리얼통신으로 받아오는 것 까지가 "가능하다" 정도만 배우면 되는건가요?

fpga 임베디드

답변 2

2

장서영

저도 FPGA 설계 관련 프로젝트 준비하면서 맛비님 강의 듣게 되었는데 저도 강의들으면서 느꼈던 부분입니다,,ㅎㅎ

하지만 결국 공부하는데에 있어서 강의는 부가적인 부분이고 직접 자료 찾아가면서 공부하는게 더 중심이 되는 부분 같더라구요 맛비님 강의도 여러번 정독해서 봐야 아 이게 그런 내용이었구나 하고 이해가 되구요..

vivado랑 vitis 툴 사용법이나 하드웨어 가속기 설계 입문하는 부분 관련해서는 맛비님 강의만큼 친절하고 설명 잘해주는 분이 없는 것같습니다.. 학교에서는 그냥 베릴로그 문법 가르치는게 대부분이기도 하고, 사실 비메모리설계 자체가 입문하기에는 상대적으로 장벽이 좀 높은 분야긴 하니까요..

vitis HLS 관련해서는 왜 그렇게 .c파일이 작성되었는지 알아보려면 헤더파일을 뜯어보고 분석해보시는게 좋을거같습니다. 일단은 간단한 gpio 조작부터 해보시는 것을 추천드려요!

https://blog.naver.com/PostView.naver?blogId=chcbaram&logNo=223028146784&categoryNo=22&parentCategoryNo=0&viewDate=¤tPage=1&postListTopCurrentPage=1&from=postView

https://pcw1029.blogspot.com/2018/04/axi-gpio-led-pl.html

관련자료들인데 도움이 되셨으면 좋겠네요!

1

kaldy00

감사합니다

0

설계독학맛비

답글 진심으로 감사드립니다. 물론 질문자 분도 감사드려요!모두 즐공하셔요 🙂

1

설계독학맛비

안녕하세요 🙂

피드백 감사합니다. 좋은 강의를 만들려고 노력하지만, 완벽하기는 어렵네요.

AXI 의 스펙을 이해하고 Base 부터 설계하는 것은 실무레벨을 가셔야 이해할 수 있는 난이도라고 생각합니다.

하지만 현업에 가시면 이미... Base 코드가 있을꺼에요. AMBA 에 대해서는 Verilog HDL S2 에서 깊게 다루고 있으니 참고 부탁드립니다.

수업을 통해 기본적인 조작법을 익히는 것이 첫 단계라고 생각했어요.

답이 되셨기를 바랍니다.

즐공하세요 🙂

1

kaldy00

감사합니다.

UART0, 1 중 선택

1

45

2

datamoverbram모듈질문

1

59

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

95

2

vitis 설치 관련 질문 있습니다!

1

84

2

FPGA 공식문서 읽는법

1

94

2

보드 추가의 클릭창이 없습니다.

1

70

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

80

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

104

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

285

3

[9장 led 점등 시간 제어 불가]

1

80

2

Platform Invalid 오류

1

145

3

WSL 설치 관련 문의드립니다!!

1

96

2

Vivado 툴, 파일 질문드립니다!

1

148

2

9장 LED 점등 안됨

1

108

3

Edit in IP Packager 이후에

1

82

1

Fpga 로직

1

88

2

pmu-fw is not running

1

126

2

Create Project에 대해서 궁금해요

1

89

2

장치관리자 USB 포트

1

98

2

FPGA 7장 AXI_LITE I/F질문

1

89

1

bram mover에서 합성할때

1

76

2

타이밍 위반 질문

1

76

2

rvalid 초기화

1

61

2