inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

Vitis tool 관련해서 질문 있습니다.

166

주노

작성한 질문수 5

1

안녕하세요 맛비님.

 

vitis tool로 혼자 공부하며 이것저것 하다 궁금한게 생겨서 질문 글 남기게 되었습니다.

이상하게 Vitis에서는 txt 파일이 읽히지 않습니다..

 

안녕하세요 맛비님. vitis관련해서 질문이 있습니다. - 인프런 (inflearn.com)

제가 방법을 찾아보다 이전에 다른분께서 질문하셨던 내용을 찾아서 블로그 보며 공부를 하려 했는데 블로그가 들어가지지 않아서 이렇게 한번 더 질문글을 남기게 되었습니다.

강의외에 질문을 드려서 죄송합니다..

 

항상 강의 돌려보며 공부 열심히 하고 있습니다!! 감사합니다!!

 

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 🙂

"어떤 저장 장소"에 있는 txt 파일을 열려고 하시는지 모르겠어요.

그 부분을 잘 생각해보시면 답을 찾으 실 수 있을 것 같아요.

즐공하세요 🙂

UART0, 1 중 선택

1

49

2

datamoverbram모듈질문

1

62

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

96

2

vitis 설치 관련 질문 있습니다!

1

84

2

FPGA 공식문서 읽는법

1

95

2

보드 추가의 클릭창이 없습니다.

1

70

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

81

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

106

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

288

3

[9장 led 점등 시간 제어 불가]

1

81

2

Platform Invalid 오류

1

145

3

WSL 설치 관련 문의드립니다!!

1

96

2

Vivado 툴, 파일 질문드립니다!

1

150

2

9장 LED 점등 안됨

1

109

3

Edit in IP Packager 이후에

1

82

1

Fpga 로직

1

89

2

pmu-fw is not running

1

126

2

Create Project에 대해서 궁금해요

1

89

2

장치관리자 USB 포트

1

98

2

FPGA 7장 AXI_LITE I/F질문

1

89

1

bram mover에서 합성할때

1

77

2

타이밍 위반 질문

1

78

2

rvalid 초기화

1

66

2