HW 계산 결과가 영상과 많이 차이나는 이유
306
작성한 질문수 3
안녕하세요. 제공해주시는 영상 항상 잘보고 있는 학생입니다.
다름이 아니라 곱셈 core설계 실습편에서 의문점이 들어 질문드립니다.
사진처럼 저는 HW계산 결과가 41.61us 동안 수행하였습니다. 하지만 맛비님의 경우는 0.95us가 동안 수행하였고 cycle역시 저보다 매우 적은 수준만 수행하였습니다.
차이가 조금이 나는게 아니라 50배정도 차이가 나서 질문드립니다. 차이가 나는 이유가 무엇을까요?
혹시 이전 수업에서 적용했던 흔적 때문일까요?
참고로 프로그램을 모두 끊고 FPGA전원을 종료한 후에 포트를 뽑고 있습니다.
답변 1
0
안녕하세요 🙂
영상 촬영할 때 특별히 제가 한 부분은 없는데요. (영상에 모든것을 담았..)
"혹시 이전 수업에서 적용했던 흔적 때문일까요?"
이거는 아닐 것 같고요, 정말 제공해 드린 모든 코드 (수정없이) 그대로 사용했다면 보드의 컨디션 때문 같아요.
아시다시피 CPU (PS) 영역에 의해서 Cycle 이 들쭉날쭉 합니다. run 하실때마다 다른 결과를 얻으실꺼에요.
저렇게 gap 이 차이나는 이유는 저도 짐작가는 부분은 없네요.
보드는 같은거겠죠..? 하하.
즐공하세요 🙂
UART0, 1 중 선택
1
53
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
99
2
vitis 설치 관련 질문 있습니다!
1
86
2
FPGA 공식문서 읽는법
1
96
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
82
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
293
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
150
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
154
2
9장 LED 점등 안됨
1
111
3
Edit in IP Packager 이후에
1
86
1
Fpga 로직
1
89
2
pmu-fw is not running
1
127
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
90
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2