MPSoC를 이용한 8장 AXI4-Lite 실습편 문의
294
작성한 질문수 1
안녕하세요~
[FPGA 8장] HW IP 를 제어하기 위한 AXI4-Lite Interface 이해하기 - 실습편을
ZYNQ UltraScale+ MPSoC 가 내장되어 있는 ZCU102 보드를 이용하여 따라하고 있는데
ZYNQ7 시리즈와 IP가 상이 하여 다음과 같이 문의 드립니다.
MPSoC의 경우 ZYNQ IP 를 보면 ZYNQ7처럼 DDR과 FIXED_IO가 없습니다.
MPSoC는 DDR과 FIXED_IO를 어떻게 처리해야 하나요?Run Block Automation을 할 경우 다음과 같이 AXI 인터페이스가 1개 더 생겨납니다.
M_AXI_HPM0_FPD, M_AXI_HPM1_FPD
maxihpm0_fpd_aclk, maxihpm1_fpd_aclk
둘 다 AXI4 IP에 연결하면 되는 건가요?보드 파일을 가지고 Create HDL Wrapper를 이용하여 Wrapper 파일을 만들었는데
Wrappe 베릴로그 소스코드를 보면 동영상과 달리 아무 내용이 없습니다. 상관없는 건가요?위와 같은 이유로 비트스트림 및 XSA 파일이 제대로 생성 되지 않습니다.
MPSoC를 이용하여 AXI4 강의를 따라할 수 있는 방법이 있을까요?
답변 1
0
안녕하세요 🙂
말씀해주신 보드를 제가 갖고있는 상태가 아니라서, 보드가 다름에 따른건 제가 해결해드리기 어렵다는 점을 먼저 말씀드립니다. 강의 서두에서도 보드가 다름에 따른 부분은 지원하지 않는다고 고지 드렸고, 그 부분은 양해를 부탁드립니다.
답변이 가능한 부분만 답변드릴께요.
A1. 저도 모르겠습니다.
A2. 이 부분도 실제로 못봐서 모르겠는데요. 강의에서 설계한 AXI4-Lite slave 가 auto 로 붙는다면, 맞을 가능성이 있어요. 이 부분은 직접 확인해보셔야합니다.
A3. wrapper 는 "설계한 IP 블럭" 를 말 그대로 감싸는 겁니다. "설계한 IP 블럭" 은 gui 로 만들었고, 그것을 감싼거죠. 따라서 wrapper.v 를 열어보시면, 감싸있는 내용이 (instantiation, port 연결) 전부일꺼에요.
A4. 사실 어떠한 보드가 와도 사용은 할 수 있지만, 미지의 보드를 셋업하는 과정은 저도 시간이 많이 필요할 것 같습니다. 직접 해결하셔야 할 것 같아요.
답변을 보시면 아시겠지만, 보드가 없어서 답변이 부정확할 수 밖에 없는데요.
조금이라도 도움이 되셨기를 바랍니다.
즐공하세요 🙂
UART0, 1 중 선택
1
53
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
99
2
vitis 설치 관련 질문 있습니다!
1
86
2
FPGA 공식문서 읽는법
1
96
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
82
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
293
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
150
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
154
2
9장 LED 점등 안됨
1
111
3
Edit in IP Packager 이후에
1
86
1
Fpga 로직
1
89
2
pmu-fw is not running
1
127
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
90
1
bram mover에서 합성할때
1
78
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2